基于VHDL语言在FIR滤波器设计_毕业设计.doc

基于FPGA的FIR数字滤波器的设计 PAGE I 基于VHDL语言在FIR滤波器设计 目 录 TOC \o 1-3 \h \z \u 1绪 论 h 1 1.1本课题研究意义 h 1 1.2国内外研究现状分析 h 1 1.3研究思路 h 1 1.4相关概念说明 h 1 2 FIR数字滤波器的设计方法 h 4 2.1理论部分 h 4 2.1.1引言 h 4 2.1.2 FIR数字滤波器的基础 h 4 2.1.3数字滤波器的设计原理 h 6 2.1.4 FIR数字滤波器的理论计算方式与参数转换思想: h 7 2.1.5 Matlab直接FDAtool设计方式解析 h 13 2.1.6 FDAtool设计模板及设计结果图 h 16 2.2程序分析部分 h 16 2.2.1 FPGA 可编程逻辑元件介绍 h 16 2.2.2 QuartusⅡ及Verilog HDL介绍 h 18 2.2.3实际滤波器程序设计（11阶FIR数字滤波器） h 19 2.2.4.VerilogHDL的实现 h 20 3 滤波器仿真滤波 h 28 3.1设置混合信号 h 28 3.2设置仿真参数 h 31 3.3 仿真总结 h 33 4 总结与展望 h 33 4.1 设计成果总结 h 33 4.2 设计心得 h 33 参考文献 h 35 致谢 h 36 第一章 绪 论 1.1本课题研究意义 随着各种精密计算和快速计算的发展，现在的通信对信号处理的实时性、快速性的要求很高。然而，以前的模拟滤波器克服不了电压漂移、温度漂移和噪声等问题，同时，也带来了许多误差和不稳定因素。数字滤波器具有稳定性高、精度高、设计灵活、实现方便等突出优点，因此解决了模拟滤波器无法解决的问题。FPGA元器件在高速并行处理和数据传输中有独特优势，FPGA正在前端信号处理中越来越多地代替ASIC和DSP。我们需要的就是这种设计周期短，功能密度高，重组时间短的元器件。 本文在FPGA元器件的基础上，实现现代FIR数字滤波器功能。并且研究多种快速的FIR数字滤波器的理论设计思想和程序设计方法。 1.2国内外研究现状分析 1985年，XilinX公司生产出了第一块FPGA元器件，由于它有着集成度高、方便易用、开发和上市周期短的绝对优势，使得FPGA器件在数字设计和电子生产中得到迅速普及和应用，发展潜力十分巨大。现在FPGA已经发展到可以利用硬件乘加器、片内储存器、逻辑单元、流水处理技术等特有的硬件结构，高速完成FFT 、FIR 、复数乘加、卷积、三角函数以及矩阵运算等数字信号处理。这样可以完成信号处理的主要技术，如中频采样、参数估计、自适应滤波、脉冲压缩、自适应波束形成和旁瓣对消等。 1.3研究思路 通过对目前数字滤波器的几种实现方法的简单分析，本文认为基于FPGA的数字滤波器具有许多优点，本文考虑到信息技术的发展对于数字滤波器的要求越来越高，而目前FIR数字滤波器的性能还不完善，于是选择了基于FPGA的数字滤波器作为主要研究内容，通常滤波器在进行数据处理时用到了卷积运算，在设计中的解决这些乘法运算的思路是将它们转换成加减法，这是目前解决乘法运算的主流思想。设计初期在Matlab下对滤波器原理进行证明包括（零极点图、时域和频域分析图等），分析FIR数字滤波器的多种理论设计思想和窗函数选择方法，在设计后期对FIR数字滤波器的小数乘法问题进行单独论证。然后对分析出来的问题进行论证和解决，最后在QUARTUSⅡ中进行仿真验证。 1.4相关概念说明 数字滤波器（Digital filter)是由数字乘法器、加法器和延时单元组成的一种装置。其功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。可认为是一个离散时间系统按预定的算法，将输入离散时间信号转换为所要求的输出离散时间信号的特定功能装置FIR（Finite Impulse Response ）由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。通过这种方式确定的滤波器称为有限冲击响应（FIR)滤波器。 图1-1总体设计流程图 第二章 FIR数字滤波器的设计方法 2.1理论部分 2.1.1引言 数字滤波器的功能一般是用来变换时域或者频域中某些要求信号的属性，滤除信号中某一部分频率分量。经过数字滤波器的信号是让其频谱与数字滤波