基于FPGA的多功能数字时钟_毕业论文.doc

南京航空航天大学金城学院 毕业设计 题 目 基于FPGA的多功能数字时钟 学生姓名 学 号 系 部 自动化系 专 业 电气工程与自动化 班 级 指导教师 二〇一三年六月 南京航空航天大学金城学院 本科毕业设计（论文）诚信承诺书 本人郑重声明：所呈交的毕业设计（论文）（题目： 基于FPGA的多功能数字时钟 ）是本人在导师的指导下独立进行研究所取得的成果。尽本人所知，除了毕业设计（论文）中特别加以标注引用的内容外，本毕业设计（论文）不包含任何其他个人或集体已经发表或撰写的成果作品。 作者签名： 郭建超 2013年 5 月 31 日 （学号）：2009031236 毕业设计（论文）报告纸 PAGE 7 PAGE \* MERGEFORMAT i PAGE \* MERGEFORMAT i 基于FPGA的多功能数字时钟 摘 要 数字钟由于其具有走时准，显示直观，款式新颖，附加功能多等特点而受到人们的广泛使用。采用FPGA设计一个具有整点报时，可校时，可显示万年历的数字时钟是本课题的主要任务。由于数字集成电路的发展和石英晶体震荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产、生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些都是以钟表数字化为基础的。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求，因此研究数字钟以及扩大其应用有着非常现实的意义。 本文介绍的基于现场可编程门阵列FPGA实现数字多功能数字时钟，采用自上而下的方法对系统进行设计，以硬件描述语言VHDL为描述语言，利用QuartusII软件进行设计，并在智能可编程器件开发实验系统KH-310上实现数码管显示的时钟，及其计时、校时、整点提示和万年历功能。其中时钟的秒钟、分钟为60进制计时方式，小时可通过24进制的计时方式，天可通过与月传过来的判断信号来判断大、小平、闰月，可分别用28、29、30、31进制计数实现，月通过12进制计数实现，年通过100进制计数实现。本课题通过设置一个专门的按键来实现时间和万年历的切换显示。 关键词：VHDL，FPGA，Quartus II，多功能 PAGE \* MERGEFORMAT ii PAGE \* MERGEFORMAT ii FPGA-based multi-function digital clock Abstract Because of its quasi-travel time, intuitive display, fashionable, additional functions, digital clocks are widely used by the people. The main task of this project is that FPGA design can be on time alarm, timekeeping, and show calendar in digital clocks. Due to the development and widely use of digital integrated circuits and quartz crystal oscillators, it makes that the accuracy of the digital clock is far more than the old-fashioned watch. The digitized clocks have brought great convenience for people’s life and work, and also greatly expand the original timekeeping function of the watch. Such as regular automatic alarm, timed to open and close the circuit, oven timer switch off the power equipment, and even a variety of timing Electrical automatically enabled, all of these are based on digital clocks. In rec