基于CPLD的数字频率计工作方案设计书.docVIP

基于CPLD的数字频率计设计 学生学号： 学生姓名 专业班级： 指导教师： 职 称： 副教授 起止日期： 2012.3.26～2012.4.13 吉林化工学院 Jilin Institute of Chemical Technology 课程设计任务书 一、设计题目：基于CPLD的数字频率计设计 二、设计目的 掌握可编程逻辑器件的基本原理及利用EDA开发工具Max+plusII进行可编程逻辑器件设计的方法； 掌握用CPLD进行计数器，译码器及LED动态扫描显示驱动电路设计的方法； 熟练掌握可编程逻辑器件的原理图层次化设计方法； 掌握利用Max+plusII进行软件防真及对可编程逻辑器件进行硬件下载方法； 三、设计任务及要求 设计并实现6位数字频率计，实现对输入信号的频率测量，测量带宽1HZ-1MHZ。 下载芯片：Altera的MAX70000S系列 频率计具有以下基本功能： 通过VHDL语言编程，实现计数器，译码器等功能； 通过VHDL语言编程，实现LED的扫描驱动显示； 设计并搭接数字频率计电路，通过仿真检测电路的正确性； 实现小数点的显示（发挥）； 四、设计时间及进度安排 设计时间共三周（2012.3.26～2012.4.13）,具体安排如