四川大学数字电子技术基础课件第五章 第一节.pptVIP

主从型J－K触发器工作波形图举例 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 0 CP J K Q 置1 清0 翻转 翻转 CP 接收JK 信号 Q状态 转变 时序图 集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 Q Q R S CP J1 K1 J2 K2 J K J=J1?J2 K=K1?K2 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入 信号J、K之间没有约束。但主从JK触发 器还存在着一次变化问题，即主从JK触 发器中的主触发器，在CP＝1期间其状 态能且只能变化一次，这种变化可以是 J、K变化引起，也可以是干扰脉冲引起， 因此其抗干扰能力尚需进一步提高。 3.由传输门组成的CMOS D主从触发器 主从触发器小结： 触发器状态改变被控制在某一时刻。 CP=1（或0）期间，触发器接收信号，CP下 降沿时刻触发器按照相应的逻辑功能和输入 信号进行状态翻转，CP=0（或1）期间，保 持状态不变。 触发方式：脉冲（沿）（控制）触发 逻辑功能：RS触发器、JK触发器、D触发器。 主从触发器小结： CP上升沿翻转 CP下降沿翻转 C ∟ ∟ C Q Q ∟ ∟ Q Q 1、维持—阻塞边沿D触发器 5.1.4 边沿触发器 RD SD Q Q D CP 逻辑符号 RD SD D CP Q Q 1、维持—阻塞D边沿触发器 维持阻塞型D触发器的引脚功能 符号 RD 直接清0端(复位端) R=0,S=1时,Q=0 SD 直接置1端(置位端) R=1,S=0时,Q=1 小圈 表示低电平有效 D数据输入端 CP时钟脉冲 Q、Q 输出端，Q的小圈 表示是反相输出端 , 即Q总是与Q相反 RD SD D CP Q Q 1 1 1 0 0 1 1 0 0 1、维持—阻塞边沿触发器 0 1 1 1 0 1 0 0 1 0 1、维持—阻塞边沿触发器 0 1 1 1 0 1 1 1 0 1 0 1 1 0 1、维持—阻塞边沿触发器 主要特点 （1）时钟电平控制。在CP＝1期间接收输入信号，按触发器的逻辑功能进行状态翻转。CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 波形图 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 例5.1.3 画波形 2.同步JK触发器 CP=1期间有效 将S=JQn、R=KQn 代入同步RS触发器 的特性方程，得同 步JK触发器的特性 方程： 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 CP=1期间有效 JK触发器的驱动表和状态转换图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据 输入信号J、K情况的不同，具有置0、置1、保持和 翻转功能的电路，都称为JK触发器。 3. 同步D触发器 时钟控制电平触发的D触发器 CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持 1 D RD SD Q Q R S CP 其他两种情况不会出现 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q n CP=1时, Q n+1=D CP=0时, 保持原状 1 D CP RD SD Q Q D触发器具有数据记忆功能 3. 同步D触发器 1 D CP RD SD Q Q RD SD 符号 RD SD D C1 Q Q 3. 同步D触发器 1 D CP RD SD Q Q RD SD 3. 同步D触发器 CP=1期间有效 特性方程 特性表 驱动表 特性方程 波形图 根据输入信号D情况的不同，具有置0、 置1功能的电路，都称为D触发器。 集成同步D触发器 CP1、2 CP3、4 POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0