电工电子C第14章触发器和时序逻辑电路.pptVIP

如何构成N进制计数器 方法一 反馈置0法： 例1:用161和与非门实现十进制计数。 利用计数器的复位端强迫计数器清零, 重新开始新一轮计数----N进制N反馈 设计数范围 0000--1001 CP A0 A1 A3 A2 EP ET LD Q0 Q3 Q1 Q2 RD 74LS161 1 0 1 0 A0 A1 A3 A2 EP ET CP LD Q0 Q3 Q1 Q2 RCO RD 74LS161 方法二：置数法。计数至1001时，置数0000 0 0 0 0 1 1 0 0 1 利用计数器的同步置数端, 重新开始新一轮计数----N进制N-1反馈 A0 A1 A3 A2 EP ET CP LD Q0 Q3 Q1 Q2 RCO RD 74LS161 0 0 0 0 1 0 1 1 0 例2:用161和与非门实现7进制计数。 14.3.2 十进制计数器 2、集成异步十进制计数器74LS290 1、集成同步十进制计数器74LS160---功能同74LS161 用四位二进制数来代表十进制的0—9，又称为二 — 十进制计数器。 A0 A1 A3 A2 EP ET CP LD Q0 Q3 Q1 Q2 RCO RD 74LS160 74LS290计数器 Q1 RD CP0 R02 R01 S91 S92 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q FF0 1 1 1 1 1 0 1 0 R01 S92 S91 R02 有任一为0且 有任一为0 计数 置 9 不同时为1 74LS290功能表 输 入 输 出 Q2 Q3 R01 S92 S91 R02 Q1 Q0 清零 不同时为1 0 0 0 0 计数功能 ? 0 ? 0 1 1 Q1 RD CP0 R02 R01 S91 S92 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q FF0 输出二进制 输出五进制 Q1 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 CP1 CP 1 2 3 4 5 Q1 Q2 Q3 J2 = 1 K2 =1 J3 = Q2n Q1n K3=1 J1 = Q3n K1 =1 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 异步五进制 计数器 Q1 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 CP1 CP 1 2 3 4 5 Q1 Q2 Q3 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 异步五进制 计数器 Q0 CP0 Q J K Q FF0 异步十进制 计数器 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 五进制输出 5进制 脉冲输入 2进制 脉冲输入 二进制输出 74LS290 74LS290符号 当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。 反馈置0法实现 用一片74LS290构成十以内的任意进制计数器 例：六进制计数器 1 1 1 1 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 计数脉冲 计数器清零 第14章 触发器和时序逻辑电路 14.1 双稳态触发器 14.2 寄存器 14.3 计数器 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关。当输入信号消失后，电路状态可维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 时序逻辑电路 双稳态触发器，是构成时序电路的基本逻辑单元。 特点： 1.有两个稳定状态输出状态“0”态和“1”态； 2.输出状态可由输入信号置成“0”或“1”态； 3.也可或保持原状态，即具有记忆功能。 14.1 双稳态触发器 本节须掌握 1.RS、JK、D三种触发器的逻辑功能。 2.不同结构触发器的动作特点。 Q Q G1 G2 SD RD 14.1.1 RS触发器 1.基本RS触发器 正常情况下，两 输出端的状态保 持相反。以Q端 的逻辑电平表示 触发器的状态. 即Q=1，Q=0时， 称为1态；反之 为0态。 触发器输出与输入的逻辑关系 1 0 (1) SD=1，RD = 0 Q Q G1 G2 SD RD