计算机组成原练习题-答案.docVIP

一、填空题 1．对存储器的要求是 速度快 ，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为 取指 周期和 执行 周期，前者完成 取指令和分析指令 操作，后者完成 执行指令 操作。 5．常见的数据传送类指令的功能可实现 寄存器 和 寄存器 之间，或 寄存器 和 存储器 之间的数据传送。 6．微指令格式可分为 垂直 型和 水平 型两类，其中 垂直 型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出 操作数的地址 ，其中一个操作数通常隐含在 累加器 中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 停止CPU访问主存 、 周期挪用 和 DMA和CPU交替访问主存 。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。 13．一个总线传输周期包括 申请分配阶段 、 寻址阶段 、 传输阶段 和 结束阶段 四个阶段。 14．CPU采用同步控制方式时，控制器使用 机器周期 和 节拍 组成的多极时序系统。 15．在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和 状态条件 决定。 15.32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是 ，最小的绝对值是 ；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是 ，最小负数是 。（均用十进制表示） 16．CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ，它通常包含若干个 机器周期 ，而后者又包含若干个 节拍 。 机器周期 和 节拍 组成多级时序系统。 17．假设微指令的操作控制字段共 18 位，若采用直接控制，则一条微指令最多可同时启动 18 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分 3 段，若每个字段的微操作数相同，这样的微指令格式最多可包含 192 个微操作命令。 18．在组合逻辑控制器中，微操作控制信号由指令操作码、 时序 和 状态条件 决定。 19．I/O与主机交换信息的控制方式中， 程序查询 方式CPU和设备是串行工作的。 程序中断 和DMA方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。 20．设n =16位（不包括符号位在内），原码两位乘需做 8 次移位，最多做 9 次加法；补码Booth算法需做 16 次移位，最多做 17 次加法。 一、简答题： 1.主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量、存储速度和存储器带宽。 存储容量是指在主存能存放二进制代码的总位数。存储速度是由存取时间和存取周期来表示的。存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所需的全部时间。存储周期是指存储器进行连续两次独立的存储器