PCI-E硬件测试方法.docVIP

第PAGE2页, 共 NUMPAGES \* Arabic \* MERGEFORMAT 27页 实用标准文档 文案大全 PCI-Express硬件测试方法  目 录 TOC \o 1-3 \u 1 PCI-E物理层概述 h 5 2 PCI-E电气子块(Ver 1.0) h 6 2.1 电气子块规则 h 6 2.1.1 规则：时钟 h 6 2.1.2 规则：AC耦合 h 7 2.1.3 规则：互连 h 7 2.1.4 规则：终端匹配 h 7 2.1.5 规则：DC共模电压 h 7 2.1.6 规则：ESD h 7 2.1.7 规则：短路 h 7 2.1.8 规则：接收检测 h 7 2.1.9 规则：电气空闲态 h 9 2.2 电气信号规则 h 9 2.2.1 规则：信号定义 h 9 2.2.2 规则：损耗 h 10 2.2.3 规则：抖动Jitter和误码率BER h 10 2.2.4 规则：去加重De-emphasis h 10 2.2.5 规则：Beacon唤醒信号 h 11 2.3 发送端眼图模板 h 12 2.4 接收端眼图模板 h 12 2.5 一致性测试负载 h 13 3 PHY电气测试项目 h 13 3.1 通用测试项目 h 14 3.2 发送端测试项目 h 14 3.3 接收端测试项目 h 16 3.4 母板测试项目 h 17 3.5 插卡测试项目 h 17 4 TEK测试方案简介 h 18 4.1 两个SMA通道连接 h 18 4.2 一个带SMA输入差分探头P7350SMA测试 h 18 4.3 两个单端有源探头P7260测试 h 19 4.4 一个差分探头P73xx测试 h 19 5 PHY电气测试用例 h 20 5.1 符合性_PCI-E时钟精度测试 h 20 5.2 符合性_SSC扩频时钟测试 h 20 5.3 符合性_PCI-E一致性测试 h 21 5.4 符合性_PCI-E眼图测试 h 23 5.5 符合性_PCI-E抖动测试 h 25 5.6 符合性_PCI-E通道间偏斜测试 h 26 5.7 符合性_PCI-E插卡功耗测试 h 26 6 参考文档 h 27 图目录 TOC \h \z \t 图号 \c 图表 图1 Express物理层通道结构 h 5 图2 物理层的逻辑和电气子部分 h 5 图3 物理层逻辑子部分“链接训练状态逻辑状态机” h 6 图4 接收端检测原理 h 8 图5 接收端检测结果 h 9 图6 去加重采样波形 h 10 图7 30kHz Beacon采样波形（周期33us） h 11 图8 500MHz Beacon采样波形（周期2ns） h 12 图9 近端（发送端）眼图模板 h 12 图10 远端（接收端）眼图模板 h 13 图11 一致性测试负载 h 13 图12 两个SMA通道连接 h 18 图13 一个带SMA输入差分探头P7350SMA测试 h 19 图14 两个单端有源探头P7260测试 h 19 图15 一个差分探头P73xx测试 h 20 PCI-E物理层概述 物理层的基本连接构成是两对低压差分信号：一对用于接收，另一对用于发送。数据以8bit/10bit编码单向传送速率可达2.5Gbps，时钟信号内嵌入数据流。物理层将物理层数据包从一个PCI Express器件的数据链路层传到另一PCI Express器件的数据链路层。 Express物理层通道结构 物理层由两个子部分组成，分为逻辑子块和电气子块，如下图所示： 物理层的逻辑和电气子部分 逻辑子块和电气子块通过一个控制和状态寄存器，或者类似功能的单元进行接口，实现每个发送端状态的协调。逻辑子块直接控制和管理物理层的功能。 逻辑子块包含发送和接收2个部分，主要功能包括：重启、链路初始化、配置（速率、链路带宽、通道映射、Lane之间的de-skew等）、数据编码/解码(8B/10B)、数据扰码等。 物理层逻辑子部分“链接训练状态逻辑状态机” 电气子块包括一个发送端和一个接收端，主要功能包括包转换、电源管理、热插拔等。PCI Express规范电气子块部分对通道的串行收发差分对的时钟精度、终端匹配、直流共模电压、ESD、短路、接收端检测、电气空闲状态定义和识别、发送和接收信号的指标、抖动、损耗、信号眼图指标等都进行了详细和明确的定义，以下章节详细描述。 PCI-E电气子块(Ver 1.0) 电气子块规则 规则：时钟 判据1：扩频信号频率为2.5GHz额定频率的+0%～-0.5%内（考虑SSC带来的偏差）； 判据2：调制信号频率为