基于FPGA技术波形发生器_毕业设计论文.docVIP

PAGE PAGE 32 电子系统设计 PAGE 9 北京联合大学 信息学院 《电子系统设计》 ——FPGA波形发生器 2013 年 6 目录 TOC \o 1-3 \h \z \u 1 可编程逻辑器件与开发系统概述 h 2 1.1 PLD的基本结构及其分类 h 2 1.2 PLD的工作原理 h 3 1.2.1 简单PLD h 3 1.3 PLD的开发软件 h 6 1.3.1 主要厂商及开发软件 h 6 1.3.2 QuartusⅡ开发系统的特点 h 7 2 可编程逻辑器件在电子系统设计中应用 h 8 2.1 设计任务 h 8 2.2 总体设计方案 h 8 2.2.1 总体设计框图 h 8 2.2.2 设计说明 h 9 2.3 硬件电路设计 h 9 2.3.1 硬件设计电路 h 9 2.3.2 设计说明 h 9 2.4 软件设计 h 11 2.4.1 方案总体设计思路 h 11 2.4.2 总体设计框图 h 12 2.4.3 系统组成及工作原理 h 12 2.4.4 软件部分系统组成原理图 h 13 2.4.5 各底层模块设计（软件部分） h 13 2.5 设计功能验证 h 22 2.5.1 波形功能仿真验证 h 22 2.5.2 引脚配置说明 h 26 2.5.3 硬件实物功能验证 h 27 2.5.4 实现指标说明 h 31 3 设计总结 h 32 电子系统设计——李冬冬 2010080303114 可编程逻辑器件与开发系统概述 PLD（Programmable Logic Device）是可编程逻辑器件的总称，PLD基本上可完成任何数字器件的功能，从高性能CPU，到简单集成电路，均可以用PLD实现。通过传统的原理图输入，或时硬件语言的描述可以自由地设计具备某种功能的数字系统。利用软件仿真功能，可以检验设计的正确性；利用PLD的在线修改能力，可以在在不必改动硬件电路的基础上进行修改设计。具备设计时间短，PCB面积小，系统的可靠性强等优点。 PLD的基本结构及其分类 基本结构 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 1基本PLD器件的原理结构图 分类 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 2 可编程逻辑器件的分类（按集成度） PROM（Programmable ROM）可编程只读存储器，不可编程的“与”阵列和可编程的“或”阵列。熔丝编程。 PLA（Field Programmable Logic Array) 现场可编程逻辑阵列?“与”阵列、“或”阵列都可编程。 PAL （Programmable Array Logic) 可编程阵列逻辑，可编程的“与”阵列和不可编程的“或”阵列。 GAL(Generic Array Logic) 通用阵列逻辑，可编程的“与”阵列和固定的“或”阵列。输出有输出宏逻辑单元。熔丝采用先进的浮栅技术-E2CMOS技术。 CPLD(Complex Programmable Logic Devices)复杂可编程逻辑器件，结构以逻辑宏单元为基础，宏单元内部有AND—OR积项阵列 FPGA （Field Programmable Gate Array）现场可编程门阵列，掩膜编程门阵列通用结构：由逻辑功能块排成阵列组成，并由可编程的互连资源连接这些逻辑功能来实现不同设计。 PLD的工作原理 简单PLD 电路符号表示 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 3常用逻辑门符号与现有国标符号的对照 可编程只读存储器PROM PROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是： 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 4 PROM逻辑函数1 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 5 PROM逻辑函数2 可编程只读存储器PROM由不可编程的与阵和可编程的或阵列构成，如 REF _Ref329340123 \h \* MERGEFORMAT 图 17所示。 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 6 PROM的逻辑阵列 用PROM实现的1位半加器如 REF _Ref329340575 \h 图 18所示，显然，用PROM可实现任何扩展为最小项之和表达式的组合逻辑函数。 图 STYLEREF 1 \s 1 SEQ 图 \* ARABIC \s 1 7用PRO