西安欧亚学院信息工程学院数字电子技术课件第四章 组合逻辑电路.pptVIP

第5章 布尔代数与逻辑函数化简 第四章 组合逻辑电路 4 组合逻辑电路 4 组合逻辑电路 4.1 组合电路的分析 例1 已知逻辑电路如图所示分析其功能 例1 已知逻辑电路如图所示分析其功能 例3 分析下图所示电路的逻辑功能 例3 分析下图所示电路的逻辑功能 4.2 组合逻辑电路设计 例1 设计三变量表决器，其中A为否决权 例2 设计：将输入三位二进制转换为三位格雷码 例2 设计：将输入三位二进制转换为三位格雷码 4.3 常用中规模集成组合逻辑部件的原理和应用 集 成 电 路 划 分 表 4.3 常用中规模集成组合逻辑部件的原理和应用 4.3 常用中规模集成组合逻辑 部件的原理和应用 4.3 常用中规模集成组合逻辑部件的原理和应用 4.3.1 全加器 4.3.1 全加器 3 全加器应用举例 3 全加器应用举例 ② 完成 BCD 的加法 ② 完成 BCD 的加法 ② 完成 BCD 的加法 ③ 实现二进制减法 ③ 实现二进制减法 ③ 实现二进制减法 ③ 实现二进制减法 ③ 实现二进制减法 ③ 实现二进制减法 ③ 实现二进制减法 4.3.2 编码器与译码器 例. 设计一个三位二进制编码器 例. 设计一个三位二进制编码器 例 设计一优先编码器，输入ABC分别控制三部电话，优先级别依次为ABC。 ① 列出真值表② 写出表达式③ 划出逻辑图 2. 译码器 2. 译码器 2. 译码器 2. 译码器 2. 译码器 2. 译码器 应用1 逻辑函数产生电路 应用1 逻辑函数产生电路 例2 用一片三变量译码器74LS138和与非门实现将三变量的二进制变换为三变量的格雷码。 例2 用一片三变量译码器74LS138和与非门实现将三变量的二进制变换为三变量的格雷码。 例3 用一片74LS138和与门设计电路实现函数  F(ABC)=∑（0、3、5、6、7） 译码器应用2 译码器应用３——作为信号分配器 译码器应用３——作为信号分配器 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.2 编码器与译码器 ——数码显示译码电路 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 2. 不用使能端采用二级扩展法 电路如图(C)四选一扩展为八选一； 图(d)四选一扩展为十六选一。 图(d)四选一扩展为十六选一 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 4.3.3 数据选择器 例2 用八选一实现三变量的偶检测电路 4.3.3 数据选择器 如果用四选一实现，此类问题，是逻辑变量数大于数据选择器的地址数。此类问题比前类问题复杂一些，具体做法是：从m个逻辑变量中选取n个变量为地 址，余下 m-n 个变量反映在数据输入端Di上，Di的确定方法可用代数法，也可以用卡诺图法。 4.3.3 数据选择器 3. 产生序列信号 4.3.4数字比较器 对二个位数相同的二制进行比较，并判断器大小和相等的逻辑电路称为数字比较器。 表1 74LS85比较器功能表 4.3.4数字比较器 4.3.4数字比较器 集成比较器不仅能对两个N位二进制数进行比较，而且还能对多个N位二禁止数进行比较。例如，可以利用 3片四位比较器及2 片四位二选一数据选择器结成4个四位二进制比较器。 4.4.1 竞争现象 前面在分析和设计组合逻辑