烟台大学光电信息科学技术学院数字系统与逻辑设计课件第四章 触发器（2）.ppt

G2 4.1 基本触发器 4.1.1 由与非门组成 一、电路及符号 Q G1 R S Q Q Q R S R S Q = 0 Q = 1 0 态 Q = 1 Q = 0 1 态 二、工作原理 Q = Q “保持” 1 0 0 1 Q = 0 Q = 1 0 态 “置 0”或“复位” (Reset) 0 1 1 0 Q = 1 Q = 0 1 态 “置 1”或“置位” (Set) Q和Q 均为UH R 先撤消： 1 态 S 先撤消： 0 态 信号同时撤消： 状态不定 (随机) 简化波形图 状态翻转过程需要一定的延迟时间, 如 1 ? 0，延迟时间为 tPHL； 0 ? 1， 延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉 冲的宽度和周期很小，故可视为0。 Q G1 R S Q 设触发器初始状态为0： Q Q S R Q Q 信号同时撤消,出现不确定状态 信号不同时撤消，状态确定 三、特性表和特性方程 1. 特性表： R S Qn Q n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 不用 不用 2. 简化特性表 R S Q n+1 0 0 0 1 1 0 1 1 Q n 保持 1 置 1 0 置 0 不用 不允许 3. 特性方程： Q n+1 0 1 1 1 0 0 Q n+1= S + RQ n 约束条件 [例] Q Q 4.1.2 由或非门组成 一、电路及符号 Q Q S R S R G2 Q G1 R S Q 1 1 二、工作原理 “保持” “置 0” “置 1” “不允许” 若高电平同时撤消，则状态不定。 S R Q Q 三、特性表和特性方程 R S Q n+1 0 0 0 1 1 0 1 1 Q n 保持 置 1 置 0 不许 1 0 不用 Q n+1= S + RQ n 约束条件 四、基本 RS 触发器主要特点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输出状态，使用不便，抗干扰能力差；R、S 之间有约束。 G2 Q G1 R S Q 1 1 波形图 4.1.3 集成基本触发器 一、CMOS 集成基本触发器 1. 由与非门组成：CC4044 1 TG Q 1 1 三态 RS 锁存触发器特性表 R S EN Q n+1 注 ? ? 0 Z 高阻态 0 0 1 0 1 1 1 0 1 1 1 1 Q n 保 持 置 1 置 0 不允许 1 0 不用 内含 4 个基本 RS 触发器 2. 由或非门组成：CC4043(略) +VCC 1R 1SA 1SB 2R 2S 3R 3SA 3SB 4R 4S 1Q 2Q 3Q 4Q 1 2 3 5 6 10 11 12 14 15 4 7 9 13 Q1 Q2 Q3 Q4 8 16 74279 74LS279 R1 S11 S12 R2 S2 R3 S31 S32 R4 S4 – – – – – – – – – – 二、TTL 集成基本触发器 74279、74LS279 Q R S Q R S1 S2 +VCC 1R 1SA 1SB 2R 2S 3R 3SA 3SB 4R 4S 1Q 2Q 3Q 4Q 1 2 3 5 6 10 11 12 14 15 4 7 9 13 Q1 Q2 Q3 Q4 8 16 74279 74LS279 R1 S11 S12 R2 S2 R3 S31 S32 R4 S4 – – – – – – – – – –