智力抢答器的设计课件.pptVIP

七.硬件验证 1.按下键7, d5显示7。 2.按下键8，同时按下键3-7，使数码管处于高电平。 3.使 host 键一直亮。分别按下键3-6中的任意一个， D8显示不同的 结果。 * 智力抢答器的设计 姓名：弥耀轩 学号：37 07电本班 * 一.课题说明 　在许多比赛活动中，为了准确．公正，直观地判断出第一抢答着，通常设置一台抢答器，通过数显．灯光及音响等多种手段指示出第一抢答者．同时，还可以设置计时．计分．犯规奖惩记录等多种功能． * 二．设计要求 １．设计一个４组参加的智力竞赛抢大计时器．每组设置一个抢答按钮供抢答者使用． 　２．电路具有第一抢答信号的鉴别和锁存功能．在主持人将系统复位并发出抢答指令，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响．此时，电路应具备自锁功能，使别组的抢答开关不起作用． 　３．电路具有回答问题时间控制功能．要求回答问题时间小于等于１００　s（显示为０～９９），时间显示采用倒计时方式。当达到限定时间时，发出声响以示报警。 * 三．设计思路 根据设计要求可知，系统的输入信号有：各组的抢答按钮d1.d2.d3.d4,主持人按钮host,系统时钟信号clk,数码管的片选信号；首先按下按钮的组别信号sel,声音信号sound,倒计时显示信号q[6.0].为实现设计要求，电路由抢答鉴别模块、锁存模块、转换模块、倒计时模块、片选信号产生模块、３选１模块、显示译码模块和一些门电路组成。总体框图如图１６—１所示。 * 四.设计文件 * Feng.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FENG IS PORT(CP,CLR:IN STD_LOGIC; Q:OUT STD_LOGIC); END FENG; ARCHITECTURE FENG_ARC OF FENG IS BEGIN PROCESS(CP,CLR) BEGIN IF CLR=0THEN Q=0; ELSIF CPEVENT AND CP=0THEN Q=1; END IF; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SEL IS PORT(CLK:IN STD_LOGIC; a:OUT INTEGER RANGE 0 TO 7); END SEL; ARCHITECTURE SEL_ARC OF SEL IS BEGIN PROCESS(CLK) VARIABLE AA:INTEGER RANGE 0 TO 7; BEGIN IF CLKEVENT AND CLK=1THEN AA:=AA+1; END IF; A=AA; END PROCESS; END SEL_ARC; END PROCESS; END FENG_ARC * Sel.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SEL IS PORT(CLK:IN STD_LOGIC; a:OUT INTEGER RANGE 0 TO 7); END SEL; ARCHITECTURE SEL_ARC OF SEL IS BEGIN PROCESS(CLK) VARIABLE AA:INTEGER RANGE 0 TO 7; BEGIN IF CLKEVENT AND CLK=1THEN AA:=AA+1; END IF; A=AA; END PROCESS; END SEL_ARC; * Lockb.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LOCKB IS PORT(D1,D2,D3,D4:IN STD_LOGIC; CLK,CLR:IN STD_LOGIC; Q1,Q2,Q3,Q4,ALM:OUT STD_LOGIC); END LOCKB; ARCHITECTURE LOCK_ARC OF LOCKB IS BEGIN PROCESS(CLK) BEGIN IF CLR=0THEN Q1=0; Q2=0; Q3=0; Q4=0; ALM=0; ELSIF CLKEVENT AND CLK=1THEN Q1=D1; Q2=D2;