cpld第3章节资料.pptVIP

3.1 综述 3.1.1 Altera器件性能特点 1、高性能 Altera器件采用先进的CMOS技术，具有非常低的功耗和相当高的速度；采用连续式互连结构，在整个芯片内提供快速、连续的信号延时；对芯片内部的专业化改进也增强了系统性能。 图3.l Altera器件与CMOS器件的关系 2. 高密度逻辑集成 为缩小印制板的尺寸和成本，设计人员总是寻求尽可能高的集成度，试图通过把更多的逻辑集成到更少的器件中来降低成本。此外，对现有的设计也经常进行二次开发。高逻辑集成度的CPLD为上述要求提供了很好的解决方案。Altera器件密度从300门到100万门，能够集成现有的各种逻辑器件，包括小规模及大规模标准逻辑器件、PLD、FPGA或ASIC器件。 3. 较短的开发周期 Altera的快速、直观、易于使用的QuartusⅡ和MAX+PLUSⅡ软件能够极大地缩短开发周期。使用Quartus或MAX+PLUSⅡ软件设计项目、处理、检验以及对器件编程一共只需几小时。图3.2展示了在MAX+PLUSⅡ环境下的一个典型的PLD开发周期图。图3.2中标出了设计l万门逻辑所用的典型时间。 图3.2 用Altera器件设计l万门逻辑所用的典型时间 4. 高性能价格比 Altera公司不断改进产品的开发与制造工艺，10多年积累的经验使其工艺技术及制造工艺非常先进，因此能够提供性能价格比合理的可编程逻辑器件。Altera的PLD的成本与门阵列相当。 5. 兆(Mega)功能模块 Altera的CPLD高达100万门的集成度，使得在单个可编程器件中实现一个完整的数字系统成为可能。为了推进这种高集成度器件的应用，进一步缩短设计周期，Altera提供了兆功能模块并支持AMPP(Altera Megafunction Partners Program)功能。 兆功能模块具有高度的灵活性及固定功能器件所不能达到的性能，如高速有限冲击响应(FIR)滤波器。兆功能可以实现总线协议(PCI总线)、DSP、图像处理、高速网络(包括异步传输方式(ATM))、微处理器及微型外设等。 6.在系统可编程(ISP) Altera器件的在系统可编程性(ISP)提高了设计灵活性，简化了样品制做过程及流水线生产过程，并且可以对产品进行快速而有效的现场升级。Altera的ISP使用IEEEll49.1标准的JTAG测试端口，可以在一个独立的生产过程中对器件进行编程，并可以对印刷电路板(PCB)进行功能测试。 3.1.2 Altera器件系列 低成本FPGA：Cyclone II, Cyclone 高密度FPGA：Stratix II, Stratix, Stratix GX 结构化ASIC：Hardcopy II， Hardcopy Stratix， Hardcopy APEX FLEX器件采用查找表(LUT)结构来实现逻辑功能，MAX和Classic器件采用乘积项(Produc Term／PT)结构来实现逻辑功能，而APEX器件采用集LUT、PT和存储于一体的多核结构来实现逻辑功能。每种器件系列针对具体的应用都有各自的特点。 开发工具: MAX+PLUS II Quartus II 表3.l Altera器件性能对照表 图3.3 Altera CPLD结构演变示意图 Altera全系列CPLD的性能特点 1．APEX 20K系列 APEX 20K系列器件具有集LUT、PT和存储器于一体的多核结构，这种特性能将各种子系统如处理器、存储器及接口功能集成在单个芯片上。APEX 20K系列七种器件的典型门数从l万门到100万门。Altera的第四代可编程逻辑器件开发工具软件Quartus支持APEX 20K系列器件。 2. ACEX lK系列 ACEX lK系列是Altera最新推出的基于查找表结构的CPLD，具有高性能、低价格特性。MAX+PLUS ll V9.6以上版本支持ACEX lK系列器件的开发。 3. FLEX l0K系列 FLEX 10K器件系列是第一款多达25万门的嵌入式PLD，该系列包括FLEX 10A、FLEX l0KB和FLEX l0KE。FLEX l0K的高密度和易于在设计中实现复杂宏函数与存储器，因此可以适应系统级设计的需求。 每个FLEX l0K器件都包含 一个嵌入式阵列，它为设计者提供了 有效的嵌入