以太网接口知识.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
以太网接口知识 本文主要分析 MII/RMII/SMII,以及 GMII/RGMII/SGMII 接口的信号定义,及相关知识,同 时本文也对 RJ-45 接口进行了总结,分析了在 10/100 模式下和 1000M 模式下的设计方法。 1. MII 接口分析 MII 接口提供了 MAC 与 PHY 之间、PHY 与 STA(Station Management)之间的互联技术, 该接口支持 10Mb/s 与 100Mb/s 的数据传输速率,数据传输的位宽为 4 位。 提到 MII,就有可能涉及到 RS,PLS,STA 等名词术语,下面讲一下他们之间对应的关 系。 所谓 RS 即 Reconciliation sublayer,它的主要功能主要是提供一种 MII 和 MAC/PLS 之 间的信号映射机制。它们(RS 与 MII)之间的关系如下图: 图 1 MII 接口的 Management Interface 可同时控制多个 PHY,802.3 协议最多支持 32 个 PHY,但有一定的限制:要符合协议要求的 connector 特性。所谓 Management Interface, 即 MDC 信号和 MDIO 信号。 前面已经讲过 RS 与 PLS 的关系,以及 MII 接口连接的对象。它们是通过 MII 接口进行 连接的,示意图如下图。由图可知,MII 的 Management Interface 是与 STA(Station Management)相连的。 MII 接口支持 10Mb/s 以及 100Mb/s,且在两种工作模式下所有的功能以及时序关系都 是一致的,唯一不同的是时钟的频率问题。802.3 要求 PHY 不一定一定要支持这两种速率, 但一定要描述,通过 Management Interface 反馈给 MAC。 图 2 下面将详细介绍 MII 接口的信号定义,时序特性等。由于 MII 接口有 MAC 和 PHY 模 式,因此,将会根据这两种不同的模式进行分析,同时还会对 RMII/SMII 进行介绍。 1.1 MII接口信号定义 MII 接口可分为 MAC 模式和 PHY 模式,一般说来 MAC 和 PHY 对接,但是 MAC 和 MAC 也是可以对接的。 以前的 10M 的 MAC 层芯片和物理层芯片之间传送数据是通过一根数据线来进行的, 其时钟是 10M,在 100M 中,如果也用一根数据线来传送的话,时钟需要 100M,这会带来 一些问题,所以定义了 MII 接口,它是用 4 根数据线来传送数据的,这样在传送 100M 数据 时,时钟就会由 100M 降低为 25M,而在传送 10M 数据时,时钟会降低到 2.5M,这样就 实现了 10M 和 100M 的兼容。 MII 接口主要包括四个部分。一是从 MAC 层到物理层的发送数据接口,二是从物理层 到 MAC 层的接收数据接口,三是从物理层到 MAC 层的状态指示信号,四是 MAC 层和物 理层之间传送控制和状态信息的 MDIO 接口。 MII 接口的 MAC 模式定义: MII 接口 PHY 模式定义: 1.2 MII接口时序特性 在 MII 接口中,TX 通道参考时钟是 TX_CLK,RX 通道参考时钟是 RX_CLK,802.3-2005 定义了它们之间的关系。 图 3 Transmit signal timing relationships at the MII 由图 3 可知,即 The clock to output delay shall be a min of 0 ns and a max of 25 ns,参考 时钟沿是上升沿。很明显,该 Spec 只对 TX 通道上 MAC 这一侧的发送特性作了定义,而 对 TX 通道 PHY 那一侧的接收特性并没有定义。IC Vendor 可在 TX 通道那一侧的 PHY 的 接收特性作适当调整,只要最终的时序满足 TX 通道上 MAC 这一侧的发送特性就可以。 图 4 Receive signal timing relationships at the MII 由图 4 可知,The input setup time shall be a minimum of 10 ns and the input hold time shall be a minimum of 10 ns,参考时钟沿是上升沿。很明显,该 Spec 只对 RX 通道上 MAC 这 一侧的接收特性作了定义,而对 RX 通道 PHY 那一侧的发送特性并没有定义。IC Vendor 可在 RX 通道那一侧的 PHY 的发送特性作适当调整,只要最终的时序满足 RX 通道上 MAC 这一侧的接收特性就可以。 1.3 MII信号功能特性

文档评论(0)

153****9595 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档