第4章汇编语言程序设计.PPT

图15 页式存储器的地址变换 2．旁路转换缓冲区 80486设有一个称为旁路转换缓冲区（Translation Loop-aside Buffer, TLB）的高速缓存，其中保存了32个最近使用过的页转换地址。这意味着若要访问相同的存储区域，其物理地址已经在TLB中，就不必访问页目录表和页表，其地址变换速度快，所以又把TLB称为快表，而存于主存中的页表称为慢表。 据统计，对于一般程序来说，80486微处理器的TLB的命中率约为98%，也就是说，需要访问主存中二级页表的情况只占2%。由此可见，TLB极大地提高了页式存储器的性能。 4.4 80486的段页式存储器 段页式存储器把主存空间分成固定大小的页，程序按模块分段，每个段再分成若干个页。段页式存储器的地址变换如图16所示。段页式存储器尤其适用于多用户系统，逻辑结构清晰，每个用户都有一个逻辑名（用户号），程序可按程序段编写，每个程序段又可分为多个页，系统效率较高。 图16 段页式存储器的地址变换 5 高速缓冲存储器 高速缓冲存储器（Cache）是位于CPU与主存之间的一种存储器，容量比主存小，速度比主存快。CPU需要数据时首先在Cache中查找，Cache中没有才从主存中读取。 据统计CPU 90%以上的存储器访问都发生在Cache中，只有不到10%的几率需要访问主存，即命中率可达9