大规模集成电路系统中芯片间互连线的瞬态分析.pdfVIP

堡．!堡苎 查塑塑堡盛皇堕主苎苎塑至堡些堕竖查尘型L———————————一 第一章 绪论 1．1背景介绍 在电子和信息领域中，大规模和超大规模集成电路(LSI和VLSI)作为信息处 理的载体受到了特别的重视。LSI和VLSI的发展方向主要是提高集成度和工作速 度，前者使电路容量和功能进一步扩展，后者则使信息处理速度明显提高。剖析LSI 和VLSI，其中除单元电路外，有必要将芯片内各单元电路之间，芯片的I／0接121与 周边电路或其它芯片之间按拓扑性质进行连接，此即所谓互连。互连借介质基板上 的导体线条完成，这就是所谓互连线。在早期的电子工业中，对大多数的电路系统 而言，互连线尺寸远小于信号波长，在这种情况下，由于逻辑门和晶体管所引起的 信号延迟远远大于互连线所引起的延迟，所以，互连线通常只被看作是简单的金属 导体，它仅具有电连通的意义，这时，整个电路系统的性能主要取决于电路的逻辑 设计，只需利用传统的电路模拟工具就可在时域内有效地对这一类电路系统分析与 模拟。但是近些年来，随着半导体材料科学与信息产业的迅猛发展，大规模集成电 路及多芯片组件(MCM)的系统规模越来越大，工作速度越来越高，特征尺寸日 益减小，使电路中互连线的长度逐渐变得能与信号波长相比，互连延迟在整个电路 系统中的作用随之变得越来越大。下面例子可以说明互连线与信号波长的关系对响 互连线上经过O．75米后将延迟O．25×10’8秒。这一点的电压(假定其幅值没有衰减) 可以写为如下形式：v：=％sin(4zc×10 时间f，这两处的电压相位都正好相反。从波长的角度来看，^=1．5米，而传输的 距离则恰好为此波长的一半。但是假如频率不是200兆赫，而是200千赫，则两处 电压就几乎相同。由上述例子可见，当互连线的长度能与信号波长相比时，在互连 线终端将会出现较为明显的信号延迟。对于现在的大多数高速集成电路系统而言， 互连延迟【l】在整个系统的延迟中已占据主导地位。与此同时，其它的互连效应，诸 如：时延、畸变、回波、干扰等的影响也同趋明显【2】，已经在很大程度上影响到电 路的性能指标，严重时甚至将影响电路系统的正常工作，互连效应的影响再也不容 忽视。这时，互连线已不能再视为简单的电连通，在设计高速集成电路时，必须将 此因素连同电子元器件及单元电路作为一个整体全盘地加以考虑。高速集成电路系 统中的互连网络的分析和研究也因此成为保证系统正常工作的必要环节，引起了人 们空前的重视。 对于互连效应，人们首先是从电路的工艺和结构方面进行改进以减轻其影响， 堕主堡苎 盔塑塑塞堕皇垡主堕苎：塑至堡垡塑堕查坌塑————————————一 特别是针对多芯片互连时连接线过长的缺点而推出一种多芯片结构【42]【43]，其基本 构想是利用半导体薄膜工艺在硅晶片上沉积多层聚合介质薄膜及导线层构成多层 布线作为连接线系统，从而将固定于顶部的多块芯片连接起来，得到结构紧凑晶片 范围的多芯片系统。这种多芯片结构具有结构紧凑，电路功能多，可靠性好和功耗 低的优点，也缩短了连接线的长度，但是它并不能消除互连问题。因为多芯片结构 中的连接线线长仍达到了必须考虑互连效应的程度，再者其紧凑的结构与极细的线 条使线间互耦和线损耗增大，从另一方面加剧了互连效应。所以，对多芯片结构的 连接线系统，互连效应对信号传输的影响是一个必须充分考虑的问题，在考虑互连 效应的基础上才能最后确定布线结构和几何尺寸。 由上述的分析可知，在LSI和VLSI系统中，互连效应已成为必须考虑的问题， 而为了确保所设计的电路的总体性能，就必须准确分析互连效应对信号传输的影 响，但常规的集成电路理论及CAD方法不能胜任这一任务。要完成这一任务，应 该运用电磁场及微波的理论与方法分析互连线，建立一整套专门的分析和计算方 法。对于互连线的影响人们先是引入集总或分布的RC网络来模拟，后来信息系统 中信号频率进一步的提高使得信号脉冲在：占片外部甚至芯片内部的互连线上均呈 现出波效应，传统的RC互连网络模型就不再适用，而应当将互连线作为具有分布 参数的信号传输线来处理。为此人们根据互连线的具体情况的不同分别引入了均匀 、非均匀、无损、有损及频变等传输线模型来模拟互连线对系统的影响。 随着半导体工业的迅速发展，电路系统的速度和集成度均进一步提高。在高速 所产生的互连效应进行定性、定量的分析、计