基于-VHDL的数字钟设计.docVIP

PAGE 安徽工业经济职业技术学院 毕业论文（设计） 题 目： 基于VHDL的数字钟设计 系 别： 电子信息技术系 专 业： 电子信息工程技术 学 号： 201254427 学生姓名： 王翀 指导教师： 王俊 职 称： 二〇一四年 五月 月 十三 日 【摘要】 20世纪90年代，国际上电子和计算机技术较为先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。 EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟， 【关键词】 数字钟 EDA VHDL语言 目录 TOC \o 1-3 \h \z \u 摘要： 1 关键词：……………… 1 绪论………………………………………………………………………………3 1.设计目的 4 2.设计内容 4 3.设计原理 4 3.1数字钟的基本工作原理…………………………………………….….………4 3.2数字钟设计的电路原理图……………………………..………………………6. 4.单元模块的设计………………………………………………………………