数字逻辑设计第3章.兰京川讲义..pptVIP

* 负载效应 当输出负载大于它的扇出能力时（P77） 输出电压变差（不符合逻辑电平的规格） 传输延迟和转换时间变长 温度可能升高，可靠性降低，器件失效 * 不用的CMOS输入端 不用的CMOS输入端绝不能悬空 X Z 1k? +5V X Z X Z 增加了驱动信号的电容负载，使操作变慢 * 电流尖峰和去耦电容器 电流传输特性 iD vI 1 2 VDD VDD = +5.0V VOUT VIN Tp Tn current spikea decoupling capacitors * 3.6 CMOS动态电气特性 考虑两个方面：速度、功耗 转换时间 传播延迟 * 转换时间 考虑两个因素： 晶体管的“导通”电阻 寄生电容（stray capacitance） VCC = + 5.0V RL Rp Rn VL + CL 电容两端电压不能突变 在实际电路中 可用时间常数 近似转换时间 P79 图3-36 上升时间tr 下降时间tf * 传播延迟 P83 图3-42 VIN VOUT 信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。 * 功率损耗 动态功耗的来源： 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL VDD = +5.0V VOUT VIN Tp Tn 分为：静态功耗、动态功耗 CL * 功率损耗 动态功耗的来源： 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL 分为：静态功耗、动态功耗 VCC 的大小 输入波形的好坏 输入信号频率 负载电容 输入信号频率 (VCC ) 2 * 3.6 CMOS动态电气特性 考虑两个方面： 速度 功耗 转换时间（transition time） 传播延迟（propagation delay） 静态功耗（static power dissipation） 动态功耗（dynamic power dissipation） * 3.7 其他CMOS输入输出结构 传输门 当EN = 0，EN_L = 1， 晶体管截止， A、B断开 当EN = 1，EN_L = 0， 晶体管导通， A、B之间低 阻抗连接 双向器件 传播延迟非常短 EN EN_L A B * 施密特触发器输入 VOUT VIN 5.0 2.1 2.9 5.0 电压传输特性 VT+ VT- 输 入 门限 电压 VT+ VT- 采用内部反馈，边沿更陡 滞后：两个门限电压之差 逻辑符号： * 三态输出 VCC OUT EN A 当EN=0时， C=1, Tp截止 B=1, D=0, Tn截止 高阻态（悬空态） 当EN=1时， C=A’ , B=0 , D=A’ 由A控制输出为 逻辑0 或 逻辑1 B C D Tp Tn A EN OUT 逻辑符号 * 输出电平？？ 造成逻辑混乱 很大的负载电流 同时流过输出级 可使门电路损坏 漏极开路输出 VCC A Z 有源上拉 active pull-up VCC B 低 高 有源上拉的CMOS器件 其输出端不能直接相联 100? 1M? 100? 1M? * 漏极开路输出 A B Z VCC VCC ’ R 上拉电阻 A B Z 逻辑符号 希望尽量小，减少上升时间 太小则吸收电流太大 应用：驱动LED、线与、 驱动多源总线 * A B Z VCC VCC R C D VCC Z = Z1 · Z2 = (A·B)’ · (C·D)’ = (A·B + C·D)’ 漏极开路输出的线连逻辑 Z1 Z2 线与 第4章 反演定理 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * * 第3章 数字电路 介绍数字电路中的电气知识 数字逻辑设计及应用 * 3.1 逻辑信号和门电路 如何获得高、低电平？ 高电平对应 0 还是 1？ VOUT VIN Vcc R 获得高、低电平的基本原理 正逻辑 positive 1 0 负逻辑 negative 1 0 * 3.1 逻辑信号和门电路 从物理的角度 考虑电路如何工作，工作中的电气特性 实际物理器件不可避免的时间延迟问题 从逻辑角度 输入、输出的逻辑关系 三种基本逻辑