quartus-8-3编码器.docVIP

贵州大学实验报告 学院： 专业： 班级： 姓名 学号 实验组 实验时间 指导教师 成绩 实验项目名称 8-3编码器 实验目的 1、学习编码器的功能与定义，学习Verilog或VHDL语言 2、熟悉利用quartusII开发数字电路的基本流程和quarterII软件的相关操作 3、学会使用vector wave波形仿真 实验仪器 软件：Altera QuartusII9.0集成开发环境 实验原理 8-3编码器原理: 8-3编码器的逻辑功能就是把输入的每一个高低电平信号编成一个对应的二进制代码。8-3编码器有8个输入A0…A7，3个输出Y0…Y2。其中任何时刻输入只能有一个取值为1，并且有一组对应的2进制码输出。 实验内容 //代码加注释 module encoder8_3(sw,led);//声明了一个模块 input[7:0]sw;//定义输入信号 wire[7:0]sw;//定义内部节点信号 output[2:0]led;//定义输出信号 reg[2:0]led;//定义3位寄存器变量 always @(sw)//通过循环判定sw的值与下面的各分支是否相同 begin//顺序语言块开始 case(sw)//下面对8-3编码器的逻辑功能进行描述 8b0000_0001:led=3b000;/