数字电路设计数字钟实验设计报告.pdfVIP

数字钟实验设计报告 数字钟设计 一 设计任务 1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要 求为“ 24 翻 1”，分和秒的计时要求为 60 进位； 2. 扩展功能：校时、正点报时及闹时功能； 二 电路工作原理及分析 数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器， 显示器，校时校分电路，报时电路。 2.1 数字钟的基本逻辑功能框图 图 1 数字钟的基本逻辑功能框图 2.2 振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准 确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡的频率越高，计时 精度越高。如果精度要求不高则可以采用由集成逻辑门与 R、C 组成的时钟源振 荡器或集成电路计时器 555 与 R、C 组成的多谐振荡器 , 电路参数如图 2 所示 . 接 通电源后，电容 C1被充电，当 Vc 上升到 2Vcc/3 时，使 vo 为低电平，同时放电 三极管 T 导通，此时电容 C1通过 R2和 T 放电，Vc 下降。当 Vc 下降到 Vcc/3 时， vo 翻转为高电平。电容 C1放电所需时间为 tpL=R2ln2 ≈0.7R2C1 当放电结束时，T 截止，Vcc 将通过 R1、R2 向电容器 C1 充电，一；Vc 由 Vcc/3 上升到 2Vcc/3 所需的时间为 tpH=(R1+R2)C1ln2 ≈0.7(R1+R2)C 当 Vc 上升到 2Vcc/3 时，电路又翻转为低电 平。如 此周而复始，于是，是在电路的输出端就 得 到 一个周期性的矩形波。其振荡频率为 f=1/(tpL+tpH) ≈1.43/[(R1+2R2)C] 振 荡周期： T=T1+T2=(R1+2R2)C1In2 得 R1+2R2=T/C1In2=0.142k 故 选定 R1=0.1K,R2=0.021k 图 2 555 振荡器（图中 R1，R2值不为实际值） 图 3 555 振荡器产生的波形 2.3 时、分、秒计数器电路 时、分、秒计数器电路由秒个位和秒十位， 分个位和分十位及时个位和时十 位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为 60 进制计数器，而时个位和时十位为 24 进制计数器。 2.4 校时电路 通过开关，触发器，逻辑门组成的校时电路来校时。 校时电路时用来对 “时”、 “分”、“秒”显示数字进行校对调整的 . 三 数字电路的设计 3.1 计数电路的设计 由 2 个 74LS90计数器和 4 个 74LS290计数器组成的时分秒的计数电路。 3.1.1 六十进制计数电路 秒计数和分计数单元为 60 进制计数器，其输出为 8421BCD码。采用十进制 计数器 74LS290来实现时间计数单元的计数功能。