exp1组合电路的设计.docxVIP

组合电路的设计 实验目的 熟悉Quartus II的VHDL文本设汁流程全过程，学习简单组合电路的设计、多层电 路设计、仿真和硬件测试。 实验内容 实验内容1：首先利用Quartus II完成2选1多路选择器的文本编辑输入 （mux21a.vhd）和仿真测试等步骤，给出图3-3所示的仿真波形。最后在实验系统上进 行硬件测试，验证本项设计的功能。 实验内容2：将此多路选择器看成一个元件mux21ao利用元件例化语句描述图 3-18,并将此文件放在同一目录屮。以下是部分参考程序： （略） 实验内容3：（未做） 附加内容：根据本实验以上提出的各项实验内容和实验要求，设计1位全加器。首 先用Quartus II完成3.3节给出的全加器设计，包括仿真和硬件测试。实验要求分别仿 真测试底层硬件或门和半加器，最后完成顶层文件全加器的设计和测试，给出设计原程 序，程序分析报告、仿真波形图及其分析报告。 多路选择器电路设计 设计原理、系统结构 实验首先要求设计一个二选一的数据选择器，它的原理图和简化真值表分别如下图 所示： MUX21a s y a v s=0 y=a J b S=1 y=b s 图1 该数据选择器的内部逻辑关系可以使用WHEN_ELSE结构的并行语句表达。 然后考虑使用元件例化语句対由以上选择器构成的复杂电路进行描述，电路原理图 和简化真值表： 图2 si sO outy 0 0