FFT处理器的FPGA设计.pdfVIP

第 34 卷 　第 3 期 航 空 计 算 技 术 Vol 34 No3 　　　　　　 　　　 　　　 　　　　　　　　 2004 年 9 月 Aeronautical Computer Technique Sep 2004 FFT 处理器的 FPGA 设计 刘国栋 ,陈伯孝 ,陈多芳 (西安电子科技大学 雷达信号处理国家重点实验室 ,陕西 西安 710071) 摘 　要 :在雷达信号处理中 ,FFT 占有很重要的位置 ,其运算时间影响整个系统的性能 。传统的实 现方法速度很慢 ,难以满足雷达信号处理的实时性要求 。针对这一现状 ,本文研究 FFT 算法的 VHDL 程序设计方法 ;讨论新一代大容量 、高速 FPGA 实现 FFT 处理中的若干问题 ; 时序分析结果 与 matlab 计算结果相一致 ,验证了程序的正确性 。利用 FPGA 实现 FFT 处理 ,运算速度非常快 ,可 以满足需要高速处理的应用场合 。 关键词 :FFT ;FPGA ;VHDL ( ) 中图分类号 :TN95751 　　　　文献标识码 :A 　　　　文章编号 :1671 654X 2004 03 0101 04 引言 1 　FFT 算法简介 ( ) ( 蝶形运算是 FFT 算法的基本运算单位 。蝶形运 FFT Fast Fourier Transform 是 DFT Discrete Fourier Transform) 的快速算法 ,在数字信号处理中具有非常重 算符号如 图 1 所示 , 其 中 WK 为旋转 因子 。设序列 N 要的地位 ,并广泛应用于雷达 、通信等领域 。对于 FFT x ( n) 的长度为 N , 且满足 N = 2M , M 为整数 。那么此 的工程实现 , 目前比较通用的方法有两种 : 高速 DSP 序列的 FFT 运算流图由 M 级蝶形运算构成 。 或者专用 FFT 处理芯片 。例如 AD 公司的2 106X 系列 DSP 实现 1024 点基 2 的复 FFT 大约需要 0 . 5ms ,这种 处理速度不能满足某些高速处理要求 ;若用专用 FFT μ 处理芯片 PDSP16510 完成相同的运算则需要 98 s ,尽 图 1 　蝶形运算符号 管速度尚可 ,但外围电路复杂 ,并且价格昂贵 。 传统的运算流图是输入倒序 ,输出顺序的。这种 ( ) 随着超大规模可编程门阵列 FPGA 的迅速发展 , 算法的优点是 :在同一级运算中 ,每个蝶形的两个输 ( ) 新一代 FPGA 内部有高速数字信号处理 DSP 模块和 入数据只对计算本蝶形有用 ,而且每个