指令寄存器-同济大学.PPT

6.2.8 设计验证 对每条指令的取指令、译码以及执行周期进行跟踪。 1. 考虑如下这段代码，它每条指令仅仅包含了一次。 0: ADD 4 1: AND 5 2: INC 3: JMP 0 4: 27H 5: 39H 2. CPU遵循状态图并以合适的状态顺序取出、译码和 执行每条指令： ADD4: FETCH1→FETCH2→FETCH3→ADD1→ADD2 AND5: FETCH1→FETCH2→FETCH3→AND1→AND2 INC: FETCH1→FETCH2→FETCH3→INC1 JMP0: FETCH1→FETCH2→FETCH3→JMP1 3. 对这段程序的一次循环的跟踪情况 （所有寄存器的初始值都是0） ? 指令 状态 有效信号 所执行的操作 下一个状态 ADD 4 FETCH1 PCBUS,ARLOAD AR←0 FETCH2 FETCH2 READ,MEMBUS, DRLOAD,PCINC DR←04H,PC←1 FETCH3 FETCH3 DRBUS,ARLOAD, IRLOAD IR←00,AR←04H ADD1 ADD1 READ,MEMBUS DRLOAD DR←27H ADD2 ADD2 DRBUS,ACLOAD AC←