数字电路考试总结.pptVIP

* 逻辑函数的化简 什么是最简 项数最少 每项中的变量数最少 卡诺图化简 公式法化简 * 公式法化简 并项法： 利用 A·B+A·B’=A·(B+B’)=A 吸收法： 利用 A+A·B=A·(1+B)=A 消项法： 利用 A·B+A’·C+B·C = A·B+A’·C 消因子法：利用 A+A’·B = A+B 配项法： 利用 A+A=A A+A’=1 * 卡诺图化简 步骤： 填写卡诺图 圈组：找出可以合并的最小项 保证每个圈的范围尽可能大、圈数尽可能少 方格可重复使用，但不要重叠圈组 读图：写出化简后的各乘积项 消掉既能为0也能为1的变量 保留始终为0或始终为1的变量 积之和形式： 0 ? 反变量 1 ? 原变量 思考：和之积形式？？ * 最小积之和：圈1 最小和之积：圈0；F取非后圈1再取非。 例：求F1的最简与或表达式 例：求F的积之和的最简式及和之积的最简式。 卡诺图化简 * * 某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（ ）。 该逻辑函数的最简与或式 该逻辑函数的积之和标准型 该逻辑函数的最简或与式 该逻辑函数的和之积式 卡诺图化简 对于一个逻辑函数，下列哪个说法是正确的（ )。 a) 最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单 * 非完全描述逻辑函数及其化简 无关项 约束项：不可能出现的取值组合所对应的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对应的最小项； 无关项：约束项和任意项的统称。 非完全描述逻辑函数 具有无关项的逻辑函数 * * ?非完全表述逻辑函数的化简 无关项既可以作为“0”处理，也可以当作“1”处理 注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。 例：F=A’D+B’C’D’+AB’C’D，输入约束条件AB+AC=0 最小积？最小和？ * 非完全描述逻辑函数及其化简 * * 数字电路 主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计 * 组合电路的设计 问题 描述 逻辑 抽象 选定 器件 类型 函数化简 电路处理 函数 式变换 电路 实现 真值表 或 函数式 用门电路 用MSI组合电路或PLD * 举 例 用74x138实现 3-8 译码器74x138 G1 G2A_L G2B_L 译码器可用作最小项或最大项的发生器 用译码器和逻辑门实现逻辑函数 F = ?(X,Y,Z) (0,3,6,7) = ? (X,Y,Z) (1,2,4,5) 对于二进制译码器：Yi = EN · mi 当使能端有效时，Yi = mi 对低电平有效输出：Yi_L = Yi’ 当使能端有效时，Yi_L = mi’ = Mi A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 用译码器和逻辑门实现逻辑函数 Z Y X A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 F +5V F = ?(X,Y,Z) (0,3,6,7) 当使能端有效时 Yi = mi’ 用译码器和逻辑门实现逻辑函数 Z Y X A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 +5V F F = ?(X,Y,Z) (0,3,6,7) * 多路复用器（multiplexer） 又称多路开关、数据选择器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中选择其中一个作为输出。 EN SEL D0 Dn-1 Y Enable 使能 Select 选择 n个1位数据源 数据输出（1位） * EN_L S2 S1 S0 Y Y_L 1 X X X 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 D0 D0’ D1 D1’ D2 D2’ D3 D3’ D4 D4’ D5 D5’ D6 D6’ D7