串行输入并行输出寄存器的应用很广特别是移位寄存器.PPTVIP

下载本文档

23
0
约1.57千字
约 13页
2019-07-05 发布于天津
举报
版权申诉

串行输入并行输出寄存器的应用很广特别是移位寄存器.PPT

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* §2-17 寄存器学习要点：集成双向移位寄存器194的功能及使用寄存器 2-17-1 集成寄存器　　　　　　　2-17-2 集成移位寄存器 2-17-3 集成移位寄存器的应用退出 2-17-1 　集成寄存器（74LS175）　　　　 ——由四个上升沿D触发器组成，可存放4位二进制代码管脚图及符号：　功能：　　1）Q4：最高位、Q1：最低位；CP为公共时钟端，：为公共异步复位端。　　 2）该电路的数码接收过程是：　　　将 (D4D3D2D1)送到各触发器的D端→CP端送入一个脉冲（上升沿作用后）→数码寄存(Q4Q3Q2Q1＝D4D3D2D1)结束→已存储的四位数码出现在四个触发器的Q端，可以随时提取。由于寄存器中各触发器的状态变化与CP脉冲同步，故称为同步送数方式 2-17-２　集成移位器 1. 单向移位寄存器（重在引出移位的原理）由D触发器组成的四位右移寄存器电路见下图: 单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄器便被清零。 2. 集成双向移位寄存器——CT74LS194 引脚图及逻辑符号：功能表：同步预置 D3D2D1D0 D3D2D1D0 ↑ 1 1 1 同步右移 (Q2Q1Q0SR)n ×××× ↑ 1 0 1 同步左移 (SLQ3Q2Q1)n ×××× ↑ 0 1 1 数据保持 (Q3Q2Q1Q0)n ×××× ↑ 0 0 1 异步清零 0 0 0 0 ×××× × × × 0 (Q3Q2Q1Q0)n+1 D3D2D1D0 CP S0 S1 工作模式输出输入 2-17-3 　集成移位器的应用电路如图：（设初态为Q3Q2Q1Q0=0000） 1. 构成环形计数器（节拍分配器）由此得状态转换图: (Q3Q2Q1Q0)n+1 　 S1S0=01→右移→(Q3Q2Q1Q0)n+1=(Q2Q1Q0SR)n =(Q2Q1Q0 )n 　　　时序图：　　在数字电子计算机和一些数字控制装置中，经常要求机器的某些操作按顺序执行。因此，需要一种能按时间先后顺序，逐个产生控制脉冲的电路，这种电路称为顺序脉冲发生器（也叫做节拍脉冲发生器或时序信号发生器）。电路：（初态Q3Q2Q1Q0= D3D2D1D0 =0001） 2. 顺序脉冲发生器