毕业论文--基于FPGA的小数分频电路设计与实现.docVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：基于FPGA的小数分频电路设计与实现 系 所： 电子工程系 专 业： 电子信息工程（集成电路设计与系统方向） 学生姓名： 学生学号： 指导教师： 导师职称： 讲师 完成日期： 2014年4月28日 大连东软信息学院 Dalian Neusoft University of Information 大连东软信息学院毕业设计（论文） 摘要 PAGE IV 基于FPGA的小数分频电路设计与实现 摘 要 现场可编程门阵列(FPGA，Field－Programmable Gate Array)，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。频率合成技术是现代通讯系统的重要组成部分，是对一个高精度和高稳定度的基准频率进行加、减、乘、除四则运算，产生具有同样稳定度和基准度的频率。分频器是数字逻辑电路设计中经常使用的一个基本电路。通常，整数分频可以很容易地用计数器或状态机来实现。但在某些场合下，时钟源与所需要的频率并不成整数关系，此时便需要采用小数分频器进行分频。 基于FPGA的小数分频电路的设计与实现，目前广泛采用的方法是双模前置小数分频。双模前置小数分频器是由一个异或门、一个模N计数器和一个二分频组成。其基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两个分频比出现的不同次数来获得所需要的小数分频值。 关键词：集成电路，FPGA，小数分频 大连东软信息学院毕业设计（论文） Abstract Design and Implementation of the Fractional Divider Circuit Based on FPGA Abstract FPGA is the English abbreviation Field of Programmable Gate Array for the site programmable gate array, which is in PAL, GAL, EPLD, programmable device basis to further develop the product. It is as ASIC (ASIC) in the field of a semi-customized circuit and the emergence of both a customized solution to the shortage circuit, but overcome the original programmable devices doors circuit few limited shortcomings. Frequency synthesis technology is an important part of modern communication system, is of a high precision and high stability of the reference frequency add, subtract, multiply and divide arithmetic, produce has the same frequency stability and the benchmark. Divider is often used in digital logic circuit design of a basic circuit. Usually, the integer frequency division can be easily with counter or a state