DSP控制器原理和应用张小鸣第六章片内外设.ppt

当检测到外部捕获引脚CAPx(EVA:x=1、2、3;EVB:x=4、5、6)上的电平发生跳变时，所选的定时器的计数值就被捕获并存入到一个2级深的FIFO堆栈中。 退出 1．捕获单元的特性 1)一个16位可读写的捕获控制寄存器(EVA:CAPCONA;EVB:CAPCONB)； 2)一个16位的捕获FIFO状态寄存器(EVA:CAPFIFOA;EVB:CAPFIFOB)； 3)可选择通用定时器1或2(EVA)和选择通用定时器3或4(EVB)作为时间基准； 4)每个捕获单元都有一个16位、2级深的FIFO堆栈； 5)6个施密特捕获输入引脚CAP1-CAP6，每个引脚对应一个捕获单元； 6)可定义的跳变检测方式(上升沿、下降沿，或上升下降沿)； 7)每个捕获单元都对应一个可屏蔽的中断标志位。 退出 3．捕获单元寄存器 捕获单元的操作是由4个16位的寄存器CAPCONA/B和CAPFIFOA/B控制的。由于使用了定时器1-4为捕获单元提供时基，因此也用到了寄存器TxCON。此外，寄存器CAPCONA/B也用来控制正交编码电路(QEP)的操作。 (1)捕获控制寄存器A(CAPCONA):地址为7420h - CAP3EDGE CAP2EDGE CAP1EDGE 1-0 3-2 5-4 7-6 CAP3TOADC CAP12TSEL CAP3TSEL - CAP3EN CAPQEPN CAPRES 8 9 10 11 12 14-13 15 位15:为捕获复位位。为0时将所有捕获单元及正交编码脉冲电路的寄存器清0；为1时不进行任何操作。 位14-13:是捕获单元1和2的控制位。为00时禁止捕获单元1和2操作，FIFO堆栈保持原内容不变；为01时使能捕获单元1和2操作。 位12:是捕获单元3控制位。为0时禁止捕获单元3操作，FIFO内容不变；为1时使能捕获单元3操作。 位10:是捕获单元3的通用定时器选择位。为0时选择定时器2；为1时选择定时器1。 位9:是捕获单元1和2的通用定时器选择位。为0时选择定时器2；为1时选择定时器1。 位8:是捕获单元3启动ADC转换控制位。为0时无意义；为1时，在CAP3INT标志置位时启动ADC。 位7-6:是捕获单元1的边沿检测控制位。为00时无检测；为01时检测上升沿；为10时检测下降沿；为11时检测上升和下降沿。 位5-4:是捕获单元2的边沿检测控制位。为00时无检测；为01时检测上升沿；为10时检测下降沿；为11时检测上升和下降沿。 位3-2:是捕获单元3的边沿检测控制位。为00时无检测；为01时检测上升沿；为10时检测下降沿；为11时检测上升和下降沿。 退出 (2)捕获控制寄存器B(CAPCONB ):地址为7520h - CAP6EDGE CAP5EDGE CAP4EDGE 1-0 3-2 5-4 7-6 CAP6TOADC CAP45TSEL CAP6TSEL - CAP6EN CAPQEPN CAPRES 8 9 10 11 12 14-13 15 表中各位的含义参照捕获控制寄存器A。 退出 (3)捕获FIFO状态寄存器A(CAPFIFOA):地址为7422h 0 0 0 0 0 复位值 保留位 CAP1FIFO CAP2FIFO CAP3FIFO 保留位 名 称 7-0 9-8 11-10 13-12 15-14 位 位13-12:是捕获单元3的FIFO栈状态位。为00时表示为空状态；为01时表示已有一个值压入栈；为10时表示已有两个值压入栈；为11时表示栈中已有两个值且又压入一个值，则最先压入的值出栈(丢失)。 位11-10:是捕获单元2的FIFO栈状态位。为00时表示为空状态；为01时表示已有一个值压入栈；为10时表示已有两个值压入栈；为11时表示栈中已有两个值且又压入一个值，则最先压入的值出栈(丢失)。 位9-8:是捕获单元1的FIFO栈状态位。为00时表示为空状态；为01时表示已有一个值压入栈；为10时表示已有两个值压入栈；为11时表示栈中已有两个值且又压入一个值，则最先压入的值出栈(丢失)。 退出 (4)捕获FIFO状态寄存器B(CAPFIFOB):地址为7522h 0 0 0 0 0 复位值 保留位 CAP4FIFO CAP5FIFO CAP6FIFO 保留位 名 称 7-0 9-8 11-10 13-12 15-14 位 表中各位的含义参照捕获FIFO状态寄存器A。 退出 4．捕获单元的FIFO堆栈 每个捕获单元都有一个2级深的FIFO(先进先出)堆栈。对于EVA而言，顶层栈包括CAP1FIFO、CAP2FIFO