课件：EDA程设计.ppt

课程设计课题 6、 时段控制（上午05：00直到下午19：00） 方法二： 课程设计课题 6、 时段控制（上午05：00直到下午19：00） 逻辑电路原理简述：①由四位数据大小比较器74LS85和门电路组成的时控电路。输入变量为H[7..0],输出变量为Z；②输入变量为H[7..0],与比较信号BL[7..0] 比较,输入变量为H[7..0]小于（6）时电路功能为输出Z＝1，即电路开通，否则Z=0电路关闭 ; ③输入变量为H[7..0]大于或等于（19）时电路功能为输出Z＝1，… 。 仿真波形如下： 仿真波形分析及结论： 由仿真波形分析得知在时段控制上，即在上午05：00直到下午19：00期间，输出变量Z＝0，以外时段输出变量Z＝1，分析过程完全符合多功能数字电子钟时段控制功能，逻辑电路设计正确。 课程设计课题 〝多功能数字电子钟〞的顶层逻辑电路（参考） 课程设计课题 6、 时段控制（上午05：00直到下午19：00） 方法三： module vsdkz(Z,HH,HL); input [3:0] HH; input [3:0] HL; output Z; reg Z; wire[7:0] H; assign H[7:4]= HH; assign H[3:0]= HL; always @(H) begin if(H=8h05 | H=8h19 ) begin Z=1b1; end else Z=1b0; end endmodule 课程设计课题 7、〝多功能数字电子钟〞的仿真波形分析最终结论。 经仿真波形分析：①走时正常；②能〝校时〞〝校分〞；③整点报时；④时段控制到位。功能完全符合设计要求 ，可以下载。 课程设计课题 7、 〝多功能数字电子钟〞的顶层逻辑电路（参考） Kcj09/kechj08/dzztaosi08/dzzzhu08 讲座一： 《课设》开题及设计与仿真方法辅导 讲座二： EDA开发板（装置）和〝下载〞过程 《课程设计》辅导讲座 课程设计简述 结束 ! THANK YOU SUCCESS * * 可编辑 课程设计课题 逻辑电路原理简述：①由二片74161和门电路组成；Q[3..0] 作个位计数， Q [7..4]作十位计数； ②个位计数为（9）时，在时钟作用下个位计数器置零、十位作加1计数； ③当逻辑电路输出Q为（59）时，在时钟作用下计数器同步置零； ④进位信号是低电平有效，而且与～CPS。 课程设计课题 1、〝秒〞 〝分〞 〝小时〞计时单元功能电路模块 ⑴ 〝秒〞 〝分〞 计时功能电路Verilog语言描述 module vm60(MH,ML,CP60M,CPM); output [3:0] MH; output [3:0] ML; output CP60M; input CPM; reg [3:0] MH; reg [3:0] ML; always @(posedge CPM) begin if((MH[3:0]==4b0101)(ML[3:0]==4b1001)) begin MH[3:0]=4b0000; ML[3:0]=4b0000; end else if (ML[3:0]==4b1001) begin ML[3:0]=4b0000; MH[3:0]=MH[3:0]+1b1; end else begin MH[3:0]=MH[3:0]; ML[3:0]=ML[3:0]+1b1; end end assign CP60M=~(~MH[3]MH[2]~MH[1]MH[0]ML[3]~ML[2]~ML[1]ML[0]~CPM); endmodule 课程设计课题 〝秒〞计时功能电路其仿真波形 分析仿真波形可知：①S[3..0] 作个位计数， S [7..4]作十位计数；②逻辑电路输出为（59）时，在时钟作用下计数器同步置零；③个位计数为（9）时，在时钟作用下个位计数器置零、十位作加1计数；④…。结论是符合秒计时规律，逻辑电路设计正确。 ⑵ 〝小时〞 计时功能电路（略） 课程设计课题