- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
有编辑错误的3-8译码器: 选File\Project\Save Check: 利用错误自动定位功能和帮助信息确定并改正错误。 改正错误后,检查结果如下: f、创建默认的逻辑符号 检查无错误后,选莱单 File\Create Default Symbol,创建逻辑符号文件(.sym)。该符号类同宏功能函数符号,可被高层设计调用。 g、关闭图形编辑窗口 例:用基本门电路实现3-8译码器 门电路实现3-8译码器的编译结果: 编译成功后产生的默认逻辑符号: 此逻辑符号的功能可代替集成电路74138。 * MAX+PLUS Ⅱ的特点: 1. 与结构无关 支持Altera所有器件(APEX系列由 Quartus 支持)。 2. 多平台 各种PC机、多种系列工作站。 3. 完全集成化 从设计输入、综合优化、仿真验证到器件编程等全 部集成在统一的开发环境下。 4. 丰富的设计库 基本元件库、74系列库、宏函数(Macro_Function) 库、参数化的兆函数(Mage_Function)库 5. 模块化工具 6. 硬件描述语言(HDL) VHDL、Verilog HDL 、 AHDL 7. Megacore功能 复杂的系统级逻辑功能模块、IP核(Intelligence Property Core) 8. Opencore特性 9. 丰富的在线帮助系统 10. 开放的界面 具有与各大公司的EDA软件相兼容的接口 * MAX+PLUS Ⅱ的特点: 1. 与结构无关 支持Altera所有器件(APEX系列由 Quartus 支持)。 2. 多平台 各种PC机、多种系列工作站。 3. 完全集成化 从设计输入、综合优化、仿真验证到器件编程等全 部集成在统一的开发环境下。 4. 丰富的设计库 基本元件库、74系列库、宏函数(Macro_Function) 库、参数化的兆函数(Mage_Function)库 5. 模块化工具 6. 硬件描述语言(HDL) VHDL、Verilog HDL 、 AHDL 7. Megacore功能 复杂的系统级逻辑功能模块、IP核(Intelligence Property Core) 8. Opencore特性 9. 丰富的在线帮助系统 10. 开放的界面 具有与各大公司的EDA软件相兼容的接口 * “Project”(项目)的概念: 一个项目(Project)是一个设计的总和。它包含所有的子设计文件和设计过程中产生的所有辅助文件。项目中的信息由项目的配置文件(项目名.ACF__Assign and Configuration File)确定。 层次设计概念理解的项目如下: 所有的子设计文件是底层文件,各子设计文件可以是并列关系,也可以是包含关系,层次的深度没有限制。 * 概述 MAX+PLUS——Multiple Array Matrix and Programmable Logic User System MAX+PLUS Ⅱ的特点:
文档评论(0)