- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验一基于ESL设计方法的Motion-JPEG视频解码器设计 主讲人:刘可华 组员:仪婷 系统结构设计(软硬件协同设计) 硬件设计 软件设计 RTL设计和集成、综合、布局布线、及最后的流片 算法优化 应用开发 Soc设计 软硬件协同设计的soc设计流程 基于标准单元的设计流程 硬件设计定义 芯片的总体结构,规格参数,模块划分,使用 的总线 模块设计及IP复用 确定需要重新设计的部分及可复用的IP核 顶层模块集成 将各个功能模块进行整合 前仿真 通过HDL仿真器验证电路逻辑功能是否有效,通常与具体的电路实现没关,没有时序信息 逻辑综合 静态时序分析 版图布局规划 确定设计中各个模块在版图上的位置 产生符合约束条件(时序、面积和功耗)的网表 对延迟信息分析,计算信号在时序电路上的延迟 形式验证 可测性电路插入 布线设计 时钟树综合 寄生参数提取 后仿真 ECO修改 物理验证 根据电路的结构判断逻辑功能 构造芯片内部全局或局部的时钟链的过程 分为全局布线和详细布线,即完成所有节点的连接 验证网表的功能和时序是否正确 针对时序问题和逻辑错误 对版图的设计规划检查及网表和逻辑图网表的比较 实验基于单核的soc硬件平台 Memory Map地址空间分配 芯片在仿真平台上的启动过程 1,什么是bootloader? Boot?Loader?的主要运行任务就是将内核映象从硬盘上读到?RAM?中,然后跳转到内核的入口点去运行,也即开始启动操作系统。 ? 嵌入式系统中,通常并没有像?BIOS?那样的固件程序,因此整个系统的加载启动任务完全由?bootLoader?来完成。 2, bootloader的主要作用: 初始化硬件设备,建立内存空间的映射图,完成内核的加载,为内核设置启动参数。 启动过程 性能评估:如何统计运行代码所用了多少时间 主要代码如下: unsigned?int?CurrentTime?(void)?{volatile?unsigned?long?t1?=?0;volatile?unsigned?long?int?*?timer?=?(unsigned?long?int?*)0xC2000000;t1?=?(unsigned?long?int?)?*?timer;return?((unsigned?long?int)t1?/?200000);} printf?(\033[1D%d?ms\n,?CurrentTime?()); 将代码放在需要统计的代码前后各一句?,将取得的时间做差即可得到该代码运行的时间 实验中遇到的问题 1,硬盘空间不够,进行扩充。sudo?fdisk /dev/sdan-p-3-enter-enter-wpartprobe [使分区生效]mkfs -t ext3 -c /dev/sda3 [格式化]mount /dev/sda5 /mnt/soc[需要创建并改为777]vim /etc/fstab/dev/sda3 ??????/mnt/soc ???????ext4 ????defaults, ??????????????0 ??????1
原创力文档


文档评论(0)