移位寄存器和计数器实验(7).ppt

卢庆莉 移位寄存器和计数与分频电路实验 * * 主要授课内容： 二、用74194双向移位寄存器设计一个序列信号发生器，其输入信号为时钟CP，输出信号为序列码F。实验任务要求是： 1.序列发生器模值M=8： 2.各个码位上的码值 3.测量时钟信号CP和F的波形。 一、介绍74194双向移位寄存器的管脚和功能表 三、用预置法设计一个计数电路。实验要求是：①M=7，并且具有自启动特性；②测试出其各个输出端波形的时间关系；③测试其自启动特性。 1、管脚图 注意:左移?右移的说法。 右移：Q0→ Q3（0 to 3的移位）； 左移：Q0← Q3 （3 downto 0的移位）。 一、介绍74194双向移位寄存器的管脚和功能表 2. 功能表 当M0M1= 00 时，执行保持操作； 当M0M1= 01 时，执行左移操作； 当M0M1= 10 时，执行右移操作； 当M0M1= 11 时，执行并入操作； 举例1：试用74194附加门电路设计101001序列信号发生器，用实验验证，用示波器双踪观察并记录时钟和输出波形。 解：设计思路：1、根据序列长度确定所使用的位数。 取N=6 101001，101001，··· 1 0 1 0 1 0 √ 1 0 0 √ 0 0 1 √ 0 1 1 √ 1 1 0 √ 2、建立状态转移表 0 0 1 1 0 1 1 1 1 3、求解DSR 4、画电路图 4、预测波形 左移DSL的设计: 举例2：通过实验验证7.9.7(a)图所示四位环形计数器的自启动性能,画出完全状态流图。 ? ? ? 1 10 ? ? ? ? 11 ? ? ? 0 01 0 ? 0 ? 00 10 11 01 00 Q4Q3 Q2Q1 Q 1 n+1 强调环形计数器设计中有一个特点： 下面检查电路是否具有自启动性： ? ? ? 1 10 ? ? ? ? 11 ? ? ? 0 01 0 ? 0 ? 00 10 11 01 00 Q4Q3 Q2Q1 0011→0110 →1100 →1000√ 0101→1010 →0100 √ 0111→1110→1100→1000 √ 1001→0010 √ 1101→1010 →0100 √ 1011→0110→1100→1000 √ 0000 →0001√ 1111→1110 → 1100→1000 √ 电路具有自启动 0000状态一定要圈画，使其为0001状态；1111状态一定不能圈画，使其为1110状态。这样电路才会具有自启动能力。 2)优点： 电路结构极为简单,不需要另加译码器电路。 3)缺点：为了实现模值M=n的计数器，就要使用n 个FF，FF的利用率不高。 解：设计思路：1、根据序列长度确定所使用的位数。 取N=8 00011101，··· 0 0 0 0 0 1 0 1 1 √ 1 1 1 1 1 0 1 0 1 二、用74194双向移位寄存器设计一个序列信号发生器，其输入信号为时钟CP，输出信号为序列码F。实验任务要求是：1.序列发生器模值M=8： 2.各个码位上的码值 3.测量时钟信号CP和F的波形。(P153 J3) 0 1 0 1 0 0 √ √ √ √ √ √ 2、建立状态转移表 3、求解DSR 检查自启动:可以自启动 4、画电路图(方法一) （1）用74HC194和门电路实现 （2）用74HC194和74HC151电路实现 4、预测波形 F=Q2 三、用预置法设计一个计数电路。(P150 J2) 实验要求是： ①M=7，并且具有自启动特性； ②测试出其各个输出端波形的时间关系； ③测试其自启动特性。 74LS161是同步置数，异步清零十六进制（M=16）计数器，其功能表 如下 保持QCC= 0 Qn3 Qn2 Qn1 Qn0 φ 0 φ 1 1 保持QCC=QCCn Qn3 Qn2 Qn1 Qn0 φ 1 0 1 1 8421计数 0000~1111 ↑ 1 1 1 1 同步并入 D B C A ↑ φ φ 0 1 异步清零 0 0 0 0 φ φ φ 1 0 功能 Q3 Q2 Q1 Q0 CLK T P 用74161构成模M计数器的示意图 74LS161 A B C D CP Q3 Q2 Q1 Q0 QCC P T CR 反馈函数 LD 预置数 “1” P150J2-设计过程: 1.置“0”法 同步预置数为全“0”。对于同步预置加计数器，反馈