- 1、本文档共60页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 时序逻辑电路 * 第三步 状态分配 状态分配是指将简化后的状态表中各个状态赋予二进制代码,因此状态分配又叫状态编码。 一个n位的二进制数字一共有2n种代码。反之,如果需要分配的状态数为M,则需要的代码位数n为: 。 本例中有四个状态,因此n=2,两位二进制数有00、01、10、11四种状态,如何分配没有固定方法,一般可采用如下原则: (1)当两个以上状态具有相同的下一状态时,它们的代码尽可能安排为相邻代码。所谓相邻代码就是指两个代码之间只有一个变量取值不同,其余变量均为相同; (2)当两个以上状态属于同一状态的次态时,它们的代码尽可能安排为相邻代码; (3)为了使输出电路结构简单,尽可能使输出相同的代码相邻。 第6章 时序逻辑电路 * 通常以原则(1)为主,因此我们采用如下分配:a=00,b=01,d=11,h=10。根据分配好的状态变量,可将简化状态表改写成如下形式: S(t) N(t) Z(t) Q2n Q1n X=0 X=1 X=0 X=1 Q2n+1 Q1n+1 Q2n+1 Q1n+1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 1 S(t) N(t) Z(t) X=0 X=1 X=0 X=1 a a b 0 0 b a d 0 0 d a h 0 0 h a h 0 1 第6章 时序逻辑电路 * 第四步 选择存储器的类型,确定存储电路的激励输入 一般同步时序电路采用触发器作为存储电路的器件,因此,第四步就成为选择触发器的类型及确定触发器的激励输入。 为了选择触发器和确定触发器的激励输入,可以由状态转移表,通过步卡诺图求状态转移方程,然后由状态转移方程来确定触发器的激励输入。 00 01 11 10 0 0 0 0 0 1 1 1 1 1 X Q2nQ1n Q2n+1 00 01 11 10 0 0 0 0 0 1 1 1 0 0 X Q2nQ1n Q1n+1 第6章 时序逻辑电路 * 采用J-K触发器:需要将逻辑函数转化成 的形式: 从上式可得: 采用D触发器:需要将逻辑函数转化成 的形式: 第6章 时序逻辑电路 * 第五步 求输出函数 由前面的状态转移表,可作出输出函数Z的卡诺图。 00 01 11 10 0 0 0 0 0 1 0 0 0 1 X Q2nQ1n Z S(t) N(t) Z(t) X=0 X=1 X=0 X=1 a a b 0 0 b a d 0 0 d a h 0 0 h a h 0 1 第六步 画逻辑图 根据前面各触发器的触发状态的逻辑函数可画出该时序电路的逻辑图。 第6章 时序逻辑电路 * 归纳上面步骤,时序逻辑电路设计主要有4个过程。 确定原始状态转移图和转移表,这是下面后续步骤的基础。关键是对实际逻辑问题的正确理解,要把各种可能情况尽可能没有遗漏地考虑到。在建立状态转移图时,重要的是正确描述逻辑问题,不要考虑状态数的多少 状态简化。采用列表法比较直观。 状态编码。运用前面所介绍的三条基本原则进行状态编码。 存储电路类型的选择。可以求各个状态的转移方程,然后确定触发器类型,再求激励函数。 第6章 时序逻辑电路 * 6.3.2 采用小规模集成器件设计同步计数器 根据前面的方法设计模6的同步计数器。 解:模6计数器要求6个记忆状态,且逢6进1。 因此可以画出原始的状态转移图。 由于状态数为6,则需要3个状态代码数。设 ,则可列出状态转移表如下。 S0 S0 S0 S0 S0 S0 /0 /0 /0 /0 /0 /1 S(t) N(t) Z(t) Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 第6章 时序逻辑电路 * 由状态转移表得出次态卡诺图和输出卡诺图。 00 01 11 10 0 0 d 1 0 1 0 1 1 d(0) 00 01 11 10 0 0 d(0) 0 0 1 1 1 1 d(1) 00 01 11 10 0 1 d(1) 0 0 1 1 1 0 d(0) 00 01 11 10 0 0 d 1 0 1 0 1 1 d(0) 第6章 时序逻辑电路 *
文档评论(0)