原创力文档- 1、本文档共5页，其中可免费阅读2页，需付费180金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
实验四 串口接收模块电路设计
一、实验目的：
1、熟练使用ISE设计工具。
2、理解串口传输协议。理解采用“自顶向下”设计思路，分解模块的方法。
3、在ISE使用Verilog HDL设计串口接收模块，完成仿真、下载。
二、原理分析
（一）串口传输协议概述
设计完成异步串口通信通用异步收发是一种典型的异步串口通信，简称UART。串口通信时序如图1所示。
图1 通用异步收发时序图
由图1可以看出，在没有数据传送时，通信线会一直处于高电平，即逻辑1状态；当有数据传送时，数据帧以起始位开始，以停止位结束。起始位为低电平，即逻辑0状态；停止位为高电平，即逻辑1状态，其持续时间可选为
文档评论（0）