基于FPGAFFT处理器设计.pdfVIP

基于FPGA的FFT处理器的设计 郭宇，王建华 （江苏科技大学电子信息学院，江苏镇江，212003） 摘 要：本文主要研究基于 FPGA 的数据处理系统，内部包含一个 1024 点的 FFT 处理单 元。FFT 部分采用基四算法，五级级联处理，并通过 CORDIC 流水线结构使硬件实现较慢 的复乘运算转化为移位和加减运算。双端口RAM 、只读ROM 全部内置在 FPGA 芯片内部， 使整个系统的数据交换和处理速度得以很大提高，合理地协调了资源和速度之间相互制约问 题。 关键词： 快速傅里叶变换（FFT ）；蝶型运算；CORDIC ；FPGA 中图分类号：TN76 文献标识码：A Design of FFT Processor Based on FPGA GUO YU ,WANG Jian-hua (College of Electrical and Information , Jiangsu University of Science and Technology ,zhenjiang ,jiangsu 212003,China) Abstract:This thesis mainly studies data acquisition, controlling and FFT based on FPGA. FFT adopts the algorithm of radix-4, 5-step cascading processing. The whole system uses pipeline pattern, practicality. The multiplication unit is changed to shift and addition unit by CORDIC pipeline structure which is easier than multiplication for the hardware. Dual-port RAM and ROM are built inside the system. These methods accelerate the operating and reasonably resolve the mutually restriction of resources and speed. Key words:fast fourier transform(FFT);butterfly processing; CORDIC ；FPGA 1.引言 数字信号处理领域中 FFT 作为时域和频域转换的基本运算，是数字谱分析的必要前提， 超级的运算能力在雷达处理、高速图像处理等的应用上极为广泛，而实时系统对 FFT的运算 速度要求更高。通用 DSP 处理器构成的 FFT 处理机采用循环编码算法，程序量小，但存在大 量的冗余运算，且需要许多跳转操作，处理速度较慢，而在多处理器构成的并行处理系统中， 进行大点数 FFT 计算时，存在并行算法与 DSP 处理器的寻址能力不相适应，不能有效利用数 据传输的带宽和运算能力的问题，造成硬件资源的浪费。而 FPGA 能够并行处理，容易实现 流水线结构，且升级简便，非常适合实现 FFT 算法。FPGA 厂商 ALTERA 公司等都研制了 IP 核但价格昂贵，因此自主研发基于 FPGA 芯片的FFT，把 FFT实时化的要求核 FPGA 芯片设计 的灵活性结合起来，实现并行算法与硬件结构的优化配置，提高 FFT处理速度，满足现代信 号处理的高速度、高可靠性要求。 2. FFT 处理器结构设计 FFT 处理器整体结构框图如图 1 所示： 输入地址 输入地址 输入地址 发生器 发生器 第 发生器 第 第 整 一 二 五 级