05567047FPGACPLD数位电路设计入门与实务应用使用QuartusⅡ.docVIP

05567047 FPGA/CPLD 數位電路設計入門與實務應用 使用QuartusⅡ(第五版)(附系統.範例光碟) 出版商：全華圖書?出版日：2015/4/7?ISBN(13碼)：9789572197684?書號膠裝?/?440頁?/?16 K?/?單色 書籍介紹 ■ 本書優點特色1.本書可使讀者瞭解如何使用(1)AHDL以及VHDL硬體描述語言(2)Verilog HDL硬體描述語言的方式設計FPGA/CPLD數位晶片。2.教導讀者知道應用各種編輯技術設計晶片，也讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片設計上。3.此書詳細說明QuartusⅡ軟體操作方法與電路設計方式。? ■ 內容簡介本書是一本簡單、易懂的數位電路設計及應用。書中軟體是以Quartus II 5.1版做為開發平台並運用到數位電路設計。將理論數位電路與現今的FPGA/CPLD，透過電腦輔助設計工具相結合，使讀者可以應用各種編輯技術設計晶片外，更讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片上。 本書共有七章:包括Quartus II 軟體安裝及設計簡介、算術邏輯電路設計、組合邏輯電路設計、計數器及除頻器設計、綜合練習設計、綜合應用專題以及具有Audio音效乒乓球遊戲實作等介紹。適用於大學、科大電子、電機、資工系「數位電路設計」、「數位系統設計」課程使用。? ■ 目錄第1章　QuartusII軟體安裝及設計流程簡介1.1　QuartusII軟體安裝 1-11.2　QuartusII軟體介紹 1-111.3　QuartusII軟體基本功能介紹 1-131.3.1　電路圖編輯(Schematic Editor) 1-131.3.2　文字編輯(Text Editor) 1-141.3.3　專案編譯(Compiler) 1-151.3.4　波形編輯(Waveform Editor) 1-151.3.5　波形模擬(Waveform Simulator) 1-161.3.6　接腳編輯(Pin Assignment Editor) 1-161.3.7　燒錄(Programmer) 1-171.3.8　專案內次模組(Sub-Module)之個別編譯 1-171.4　硬體描述語言(HDL)介紹 1-201.4.1　程式架構 1-201.4.2　運算操作與層次化設計的使用 1-25第2章　算術邏輯電路設計 2.1　半加器(Half Adder) 2-12.1.1　電路圖編輯半加器 2-22.1.2　AHDL編輯半加器 2-102.1.3　VHDL編輯半加器 2-122.1.4　模擬半加器 2-162.2　全加器(Full Adder) 2-212.2.1　電路圖編輯全加器 2-212.2.2　AHDL編輯全加器 2-242.2.3　VHDL編輯全加器 2-262.2.4　模擬全加器 2-272.3　四位元加法器(4 Bits Adder) 2-292.3.1　電路圖編輯四位元加法器 2-302.3.2　AHDL編輯四位元加法器 2-342.3.3　VHDL編輯四位元加法器 2-362.3.4　模擬四位元加法器 2-382.4　四位元乘法器 2-392.4.1　電路圖編輯四位元乘法器 2-41 2.4.2　AHDL編輯四位元乘法器 2-452.4.3　使用MegaWizard建立四位元乘法器 2-472.4.4　VHDL編輯四位元乘法器 2-532.4.5　模擬四位元乘法器 2-55第3章　組合邏輯電路設計3.1　4對1多工器(4 to 1 Multiplexer) 3-13.1.1　使用MegaWizard建立4對1多工器 3-23.1.2　電路圖編輯4對1多工器 3-73.1.3　AHDL編輯4對1多工器 3-93.1.4　VHDL編輯4對1多工器 3-113.1.5　模擬4對1多工器 3-133.2　1對4解多工器(1 to 4 Demultiplexer) 3-153.2.1　電路圖編輯1對4解多工器 3-163.2.2　AHDL編輯1對4解多工器 3-193.2.3　VHDL編輯1對4解多工器 3-213.2.4　模擬1對4解多工器 3-223.3　七段顯示器構造 3-243.3.1　AHDL編輯七段顯示解碼器 3-263.3.2　VHDL編輯七段顯示解碼器 3-293.3.3　模擬七段顯示解碼器 3-31第4章　計數器及除頻器設計4.1　10模計數器設計 4-14.1.1　AHDL編輯10模計數器 4-24.1.2