终数制和码制端总线与接口.ppt

1.计算机远程通信的发展 局域网和远程网 2.并行通信与串行通信 3.串行通信速度表示法 波特率—位/s 4.串行通信的概念及处理 §6.5 计算机数据的远地传送 （1）数据串行传送方式 同步：计算机连续发送一段数据，在每一段和每个字的开头都有信号同步。传送过程只要有一点错位，就会使后面的数据全部错位。 异步：数据以字节为单位断续传送，即每隔一段时间发送一串二进制序列。无信号时传输线为1。 起始位 数据位 奇偶校验位 停止位 （2）校验码及校验电路 奇偶校验原理 Odd：1的个数为奇； Parity：1的个数为偶； 奇校验电路 校验位的产生 判奇电路：异或A?B?C?D?E?F?G 奇校验位的产生：取上述结果的反即可 校验结果的判断 （3）串/并与并/串转换电路—见第三章 ？ 思考：设计偶校验电路？ 本章小结 1 外部信息与2进制码的转换 2 数模与模数转换 3 总线 4 计算机的接口 5 计算机数据的远地传送 【例】将0～8V之间的电压信号通过逐次逼近转换成3位二进制码。 （2）逐次逼近型A/D vIA t 111 110 101 100 011 11× 010 001 000 10× 01× 00× 1×× 0×× ××× 逐次逼近的特点： ①对一未知电压vIA，逐次逼近就意味着逐次缩小搜索范围：先确定它在哪个Vm/2内；再确定它在哪个Vm/4内…… ②确定输出数码，缩小搜索范围的方法是比较：第一次应与100对应的电压Vm/2比较，第二次与010或110对应的电压比较…… ③除第一次比较确定是与Vm/2比较外，以后每次需要与什么电压比较，由前一次比较结果决定。 逐次逼近ADC框图 vIA DO 数据寄存器 控制电路 #/∩ vIA Vm 【例】vIA=4.32V 电荷再分配式逐次逼近型ADC vIA VREF 控制电路 移位寄存器 输出 电荷再分配式逐次逼近型ADC工作原理 ①取样期 Sg接地，S1～S5通过Sr接到vIA ②保持期 Sg断开，S1～S5接地 ③逐次比较期 Step1： S1通过Sr接到VREF到，确定B3位； Step2： S2通过Sr接到VREF； S1由B3决定其接法，确定B2位； Step3：…，确定B1位。 C1 C2 C4 C5 C3 VREF 至比较器 C1 C2 C4 C5 C3 VREF 至比较器 ①转换精度高，只与电容比有关； ②成本较低； ③速度较快。 集成AD采用较多的方案之一。 电荷再分配式逐次逼近型ADC的特点 积分运放电路 （3）双积分A/D转换方案 将被转换的电压转换成与其幅度成正比的时间，然后对时间进行测量，将测量的数据作为A/D的转换结果。 如何建立电压与时间的对应关系？ 积分运放电路 VREF VO VO1 VO2 t1 t2 双积分A/D转换电路 vIA -VREF vA 双积分A/D转换原理 ①取样期（定时积分）： S1接vIA ②转换期（定速积分）： S1接-VREF vIA O t vA O -VREF vB O O t vC O N vD t t t n2 n1 v1 v2 v1 v2 双积分A/D转换电路的特点 ①转换时间长; ②抗干扰能力强、精度高； 抗零点漂移和对称性干扰 ③成本低。 1.总线（BUS）的提出 2.外设和总线的连接 3.外部设备的地址模式 4.总线结构 5.数据在总线上的传送方式 6.标准总线 §6.3 总 线 1.总线(BUS)的提出 目的：解决计算机内部各部件以及计算机与各个终端之间的数据交换。 总线：将计算机的所有终端或各逻辑部件都通过一定方式挂在总线上，每次只允许一对设备使用总线交换数据。 BUS 微机硬件结构 ①数据选择器和数据分配器 ②三态电路： 逻辑门电路的互补输出结构 2.外设与总线的连接 如何保证总线上任何时候只传送一组信息呢？ I A vO VDD 常见三态电路的真值表和逻辑符号 I A F I A F I A F I A F I A F I A F I A F I A F 国标符号 MIL符号 I A F 0 × Z 1 0 0 1 1 1 I A F 0 0 0 0 1 1 1 × Z I A F 0 × Z 1 0 1 1 1 0 I A F 0 0 1 0 1 0 1 × Z 利用三态电路将外设连接到总线上 将输入外设的每一位通过一个三态门挂到总线上，外设的地址作为三态门使能信号。 D1 地址1 D2 地址2 D3 地址3 D4 地址4 B U S 地址5 地址6 地址7 地址8 负载5 负载6 负载7 负载8 输出设备与总线的连接类似 独立编址 存储器映射方式 3