- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
无线个域网通信技术研究
PAGE 2
题 目:《软件无线电原理与技术》实验报告 FSK调制与解调
姓 名:
学 院:信息科学与技术学院
系:通信工程系
专 业:
年 级:
学 号:
教 师:
2012 年 7 月 1 日
《软件无线电原理与技术》实验报告
PAGE 16
《软件无线电原理与技术》实验报告
FSK调制与解调
一、实验目的
理解 FSK 调制与解调的原理与意义
掌握 DDS 的用法
练习和熟悉程序的编写与仿真验证
掌握 FSK调制与解调的数字实现过程
二、实验原理
2.1 FSK调制原理
2FSK(二相频移键控)是用两个不同频率的正弦波形来传送码元“0”和“1”。
2FSK 信号的产生方法主要有两种,一种是用二进制基带矩形脉冲信号去调制一个调频器,使其输出两个不同频率的码元如图1(a)所示。第二种方法是用一个受基带脉冲控制的开关电路去选择两个独立频率源的振荡作为输出,如图1(b)所示。
图1 2FSK调制原理框图
其中,由调频器产生的2FSK 信号在相邻码元之间的相位是连续的,如图2 所示;而开关法产生的2FSK 信号由两个独立的频率源构成,所以2FSK 在相邻码元之间的相位不一定是连续的。
图2 2FSK信号波形图
实验设计一款 2-FSK 调制器。
功能要求:要求当信号并行输入时,输出已调信号和输出使能信号。载波信号由DDS模块生成,输出的使能信号out_fsk_en 经IO1 显示在示波器上,输出的已调信号经DA模块I 路显示在示波器上进行观察。
时序要求:当输入使能信号in_fsk_en 为高电平时,信号输入2-FSK 调制器;当调制模块输出使能信号out_fsk_en 为高电平时,输出已调信号。
参考设计:分为五个模块实现(拨码开关输入模块、DDS1 模块、DDS2 模块、FSK 调制模块、DA 输入模块)。其中拨码开关输入模块实现拨码开关输入的并串转化,并产生输出使能信号。DDS1 模块由IP 核DDS Compiler v2.1 生成,产生余弦信号,设置为系统时钟40MHz,输出时钟1.25MHz,分辨率为1HZ,输入时钟时能信号ce,输出余弦信号cosine,其他设置为默认。DDS2 模块由IP 核DDS Compiler v2.1 生成,产生余弦信号,设置为系统时钟40MHz,输出时钟2.5MHz,分辨率为1HZ,输入时钟时能信号ce,输出余弦信号cosine,其他设置为默认。FSK 调制模块实现fsk 调制,DA 输入模块实现补码转偏移码以便数据输入DA 模块,实现框图如图3 所示。
图3 2FSK调制器实现框图
2.2 FSK解调原理
2FSK 信号的解调分为相干解调和非相干解调两类。非相干解调原理框图如图4 所示。
图4 2FSK信号的非相干解调结构框图
本实验采用相干解调法,相干解调原理框图如图5 所示。
图5 2FSK信号的相干解调结构框图
实验设计一款 2-FSK 调制/解调器:
功能要求:当信号输入时,输出解调信号以及输出使能信号。实验中的输入信号可用拨码开关输入,载波信号由DDS 模块生成,输出的使能信号out_defsk_en 经IO1 显示在示波器上,输出的解调信号经IO2 显示在示波器上。
时序要求:当输入使能信号in_fsk_en 为高电平时,信号输入2-FSK 调制器,当输出使能信号out_defsk_en 为高电平时,输出解调信号。
参考设计:分为五个模块实现(拨码开关输入模块、DDS1 模块、DDS2 模块、FSK 调制模块、FSK 解调模块),其中拨码开关输入模块实现拨码开关输入的并串转化,并产生输出使能信号。DDS1 模块由IP 核DDS Compiler v2.1 生成,产生余弦信号,设置为系统时钟40MHz,输出时钟5.5MHz,分辨率为1HZ,输入时钟时能信号ce,输出余弦信号cosine,其他设置为默认。DDS2 模块由IP 核DDS Compiler v2.1 生成,产生余弦信号,设置为系统时钟40MHz,输出时钟5.5MHz,分辨率为1HZ,输入时钟时能信号ce,输出余弦信号cosine,其他设置为默认。FSK 调制模块实现fsk 调制。FSK 解调模块实现fsk 的相干解调,其中包括两路带通滤波器模块、两路相乘模块和两路低通滤波器模块六个子模块,实现框图如图6 所示。
图6 2FSK调制/解调器实现框图
三、实验内容
FSK 调制与解调的Matlab仿真
FSK 调制与解调的FPGA 代码的设计
FSK 调制与解调功能的仿真
FSK 调制与解调的测试
四、实验步骤
4.1 FSK调制与解调的Matlab仿真
(1)启动Matlab,新建M文件,根据F
文档评论(0)