LDX_DSP原理与应用_第1章Y.pptVIP

第0章：DSP技术概要 TMS320C6000系列定点DSP采用的多级流水线如图所示 第0章：DSP技术概要 3. 片内集成有硬件乘法器和乘加单元 DSP内集成了硬件乘法器，可在单周期内完成16×16位、32×32位等的乘法运算。 DSP内集成了乘加单元，从硬件结构上为高速完成卷积、相关、FFT及数字滤波等信号处理算法提供了基础。 第0章：DSP技术概要 TMS320C6000系列片内有2个硬件乘法器，支持在单周期内完成下列乘法运算。 16位×16位 16位×32位 双16位×16位 4个8位×8位 C64x CPU Data Path 2 Data Path 1 Register File A D2 S2 L2 A31-A16 Instruction Decode Instruction Dispatch Instruction Fetch Control Registers Interrupt Control S1 L1 TMS320C64x -CPU A15-A0 + + + + + + + + + + + + + + + M1 x D1 + + Register File B B31-B16 B15-B0 + + M2 Advanced Instruction Packing + x x x x x x x x x x x Advanced Emulation 第0章：DSP技术概要 4. 功能强大的CPU结构 DSP的CPU一般包括：算术逻辑运算单元ALU、累加器、硬件乘法器、乘加单元、加法器、桶型移位器、程序地址产生和数据地址产生等部分。 例如：TMS320C6000采用双数据通道和8个功能单元的结构。具有超长指令字(VLIW)操作能力。 TMS320C64xCPU内核 第0章：DSP技术概要 5.硬件循环重复机制 许多DSP芯片具有指令重复循环的专用硬件及重复操作指令，能够自动重复执行单条或一段指令。 TMS320C5000中有重复计数器RPTC。当执行一条重复指令RPT #N时，会将重复值N送入RPTC，则紧接RPT后面的那条指令将被重复执行N+1次。每重复执行一次，RPTC的内容自动减1，直至减至零为止。这样可通过硬件自动完成循环操作过程。 假设：块ai存放于程序存储器块中（起始地址2000h） 块bi存放于数据存储器中（起始地址1000h） 块长N=100 MAR *，AR1 ；指定当前辅助寄存器AR为AR1 LAR AR1，#1000h ；1000h →AR1 LACC #0 ；ACC清0 RPT #99 ；后面一条指令重复执行100次 MAC 2000H，*+ , 0≤k≤N–1 本例若假设代码、程存块和 数存块操作数均在片内存储 器中，则执行本段程序的周 期最短为： 1 + 2 + 1 + 1 + 99 + 2 = 106 在重复执行100次MAC 2000H AR1指令时，由于有了硬件重 复机制的支持，取指仅使用了 2Pcode，大大缩短了执行时间。 若取CPUCLK=50ns，则本段 程序的全速运行时间为5.3μs MAC算法举例 第0章：DSP技术概要 6. 复合操作指令 所谓复合操作是指在一条单字单周期指令中可分别完成多个操作任务。 以MPYA （乘且累加前次乘积）指令为例。 MPYA *+，AR3；设AR为AR1，执行后会发生下列事件： （PC）+ 1 → PC （ACC）+ 移位后的（PREG）→ ACC （TREG）× （数据存储器）→ PREG （AR1）+ 1 → AR1 令AR3为AR ARP=011B ，ARB=001B 第0章：DSP技术概要 7.嵌入式功能 DSP片内集成有大量片内外设，不用外扩很多器件，既可组成独立的应用系统。 DSP芯片具有强大的扩展接口能力，可有效连接一系列外扩器件。 DSP=数字信号处理能力+嵌入式功能 通用DSP系统结构 DSP 内核 测试和开发 接口(JTAG) 主机 接口 系统时钟 Bootloader 电源控制 程序存储器 数据存储器 通信端口 模拟I/O 编解码器 ADC 第0章：DSP技术概要 时钟： CPU时钟 EMIF时钟 外设时钟 Vcore VI/O 电源： 电源供电 电源监视 系统监视 手动复位 看门狗电路 存储器： 异步存