EDA课程实验讲义.docVIP

实验一 基本组合逻辑电路设计 一、实验目的 1. 熟悉Quartus Ⅱ软件基本使用方法； 掌握电路的基本设计方法； 掌握电路的基本仿真方法； 掌握电路的基本下载方法。 二、实验内容 用VHDL语言和原理图分别完成设计、仿真和下载基本逻辑门电路半加器的过程： 输入：a，b； 输出：求和sum，进位c； 三、实验设备 1. KH-31001 主机 ； 2. KH-33001/2/3 下载板（或KH-33004 下载板 或KH-33005下载板）； 四、实验步骤 1. 新建文本文件 在Quartus Ⅱ管理器界面中选择File/New.., 菜单，出现New对话框，如图1.1所示。在对话框中选择VHDL File，点击OK，打开文本编辑器，输入半加器的VHDL语言程序，如图1.2所示。然后保存文件halfadd.vhd。需要注意的是，文件名与模块名必须一致。 图1.1 Quartus Ⅱ 新建文本文件界面 图1.2 输入半加器的VHDL语言程序 图1.3保存文件 建立工程项目 （1）在管理器窗口中选择File/New Project Wizard...菜单，出现新建项目向导New Project Wizard 对话框，输入项目目录（r:\test）、项目名称（halfadd）和顶层实体（halfadd），如图1.4所示，顶层实体名可以与项目名不同。 图1.4 建立工程项目 （2）点击Next,添加文件对话框。点击按钮“…”，添加与该项目有关的所有文件到当前项目，如图1.5所示。本例只有一个文件halfadd.vhd，所以不用添加其它器件。 图1.5 图1.6 图1.7 添加项目有关的文件 （3）点击Next按钮，再点击Next选择目标器件系列ACEX1K，选择目标器件封装形式，引脚数目和速度级别。如图1.8所示,点击NEXT。 图1.8 选择目标器件 （4）点击FINISH按钮，项目halfadd出现在项目导航窗口中，如图1.9所示。双击文件名，即可打开文件。 图1.9 打开文件 3. 编译并综合 选择菜单Processing\Start Complition或直接点击工具栏中编译快捷按钮开始编译。编译过程中，状态窗口显示编译进度的百分比和每个阶段所花费的时间。信息窗口显示所有信息，警告和错误，双击某个信息项，可以定位到原设计文件并高亮显示。编译完成后将产生一个编译报告栏，编译结果在编译报告栏中自动更新，如图1.10所示。报告栏包含了将一个设计适配到器件的所有信息。选中某一项可获得更详细的信息。如编译有错误，需要修改设计进行，并重新编译。 信息窗口编译快捷键 信息窗口 编译快捷键 图1.10编译并综合文件 4. 设计仿真 （1）新建仿真波形文件.vwf 选择菜单File/New..,在New对话框中选择Other Files/Vector Waveform File,出现空的仿真波形文件。将文件保存为halfadd.vwf。如图1.11所示： 图1.11 打开仿真波形文件 （2）加入节点 选择菜单Edit /Insert Node or Bus..,在Insert Node or Bus对话框中点击按钮Node Finder,先在Filter项里选择Pins:all，然后点击List,如图1.12所示： 图1.12 列出仿真节点 点击“》”（全部选中）或“”（一个一个加入）选择要仿真节点，“《”和“”删除所选节点。 点击OK，加入节点。如图1.13所示： 图1.13 选择仿真节点 （3）确定仿真时间 选择菜单Edit/End Time..,可以调整最大仿真时间。本例使用200ns，如图1.14所示；选择菜单Edit\Grid Size..,可以修改网格大小，通常用网格大小表示信号状态的基本维持时间，本例输入5ns，如图1.15所示。 图1.14 确定仿真结束时间 图1.15 修改网格大小 （4）编辑激励波形 编辑激励波形时，先选中Name栏的一个节点，然后单击图形工具菜单中的赋值快捷键，根据要求编辑波形（如图1.16）。编辑好后，点击工具栏中按钮，重新进行编译。 图1.16 编辑激励波形 （4）运行仿真器 编译完成后选择Processing \Start Simulation菜单，或点击工具栏中的仿真快捷键按钮运行仿真器，波形如图1.17所示。如果仿真结果有错误，需要修改设计并重新编译仿真。 图 1.17 编译仿真 （5）管脚的分配与定位 选择Assignment\ Pins菜单，打开引脚分配窗口