英飞凌tricore用户手册 第2章 CPU子系统.pdf

TC1728 CPU子系统 2 CPU子系统 TC1728处理器集成了TriCore 1.3.1 CPU 。本章将描述CPU的具体实现，建议用户结合 TriCore架构手册阅读，该手册对TriCore架构有完整的描述 （包括寄存器和指令集）。 2.1 TC1728 处理器子系统 TC1728处理器子系统如下图1所示。 图1 TC1728处理器子系统框图 用户手册 2-1 V1.0,2011-12 CPU,V3.03 TC1728 CPU子系统 2.2 中央处理单元特性 133MHzTriCore TC1728 CPU 包括： 架构 • 32位加载/存储 （ ）架构 load/store • 4GB的地址空间(232) • 16位和32位指令，用于减小代码规模 • 数据类型： –布尔量、支持饱和操作的整数、位数组、有符号小数、字符、双字型整数、有符号整数、 无符号整数、IEEE-754单精度浮点数 • 数据格式： – 位、字节 （8位）、半字 （16位）、字 （32位）、双字 （64位） • 支持字节和位寻址 • 数据、存储器和CPU寄存器均采用Little-endian字节顺序 • 乘累加(MAC)指令：双16×16, 16× 32, 32× 32 • 饱和整数运算 • 数据打包 • 寻址模式： –绝对寻址、循环寻址、位反转寻址、长+短寻址、基地址+偏移地址寻址 （前更新和后更 新） • 指令类型： –算数运算、地址运算、比较、地址比较、逻辑、MAC 、移位、协处理器、位逻辑、分支、 位域、加载/存储、数据打包、系统 • 通用寄存器组(GPRS): – 16个32位数据寄存器 – 16个32位地址寄存器 – 3个32位状态、程序计数寄存器(PSW,PC,PCXI) • 片上调试支持(OCDS): – 结合CPS模块支持1级调试 – 结合MCDS模块支持3级调试 （仅对仿真设备有效） 实现 • 大多数指令为单周期指令 • 分支指令占用1、2或3个时钟周期 （使用分支预测） • 采用映射寄存器进行快速上下文切换 • 进入和退出子程序、中断或强制中断时自动进行上下文保存和恢复 • 四个存储器保护寄存器组 • 双指令发送 （整数流水线和加载/存储流水线并行工作） • 第三条流水线仅用于循环指令 （零开销循环） • 能实现可选择的浮点指令集 • 不能实现可选择的存储管理单元指令集 （存储管理配置寄存器读取结果始终为MMU不存 在） 用户手册 2-2 V1.0,2011-12 CPU,V3.03 TC1728 CPU子系统 2.2.1 CPU 框图 中央处理器单元 （CPU ）由取指单元、执行单元、通用寄存器文件 （GPR ）、CPU从接 口 （CPS ）以及浮点单元 （FPU ）组成。 图2 CPU 模块框图 用户手册 2-3 V1.0,2011-12 CPU,V3.