西安邮电大学数字电路课程设计抢答器.docVIP

. PAGE 1 . . 西安邮电学院 数字电路课程设计报告书 ——数字抢答器 学院名称 ： 电子工程学院 学生姓名 ： 8888 专业名称 ： 电子信息工程 班级 ： 电子8888班 实习时间 ： 12月10日~12月21日 一．题目：数字抢答器 二．任务和要求：数字抢答器允许在规定的时间内进行抢答,可以数字显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号君无效,除非重新下达抢答命令. 此抢答器要求有四路，抢答后其余人抢答无效； 2．抢答时间为10秒，在此期间内的抢答视为有效，并用灯指示； 3．抢答开始前及计时结束后抢答无效，并用灯指示。 三．总体方案的选择： 控制电路 控制电路 计时电路 时钟电路 显示驱动电路 抢答电路 译码电路 显示驱动电路 主持人电路 状态电路 四．单元电路的设计 1. 时钟电路 时钟电路采用555产生1Hz的脉冲信号，电路图如下： 2. 抢答锁存电路: 在这一部分，最主要的是锁存电路，锁存电路主要由75来实现，当74LS75的4，13号管角的信号为“0”时，它将保持原来的状态，拒绝之后接收到的任何输入信号，如此即可实现锁存。 74LS75真值表： 1C2C 3C4C Q 1 1 1 0 X 0 X 0 Qn 当有一组队员按下开关后，Q1’,Q2’,Q3’,Q4’中有一个信号为1，则它们四个通过与非门后的信号为1，在通过非门后，它变为0，送到75的1C2C,3C4C端口，保持状态不变，实现锁存功能。 译码电路： 当某个队员正常抢答上以后，要显示他的编码号，必须把该信号转换为二进制代码。其关系为： Q1 Q2 Q3 Q4 A B C D 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 0 1 0 由上真值表知： ； ； C=Q4； D=0； 综上可得到抢答锁存电路的电路图 3.计时电路： 计时电路采用161芯片，产生10秒的倒计时 161功能表如下： 状态转移图如下： 0110 0110 0111 1000 1001 1111 1010 1110 1101 1100 1011 计时到0后，由主持人电路产生置数信号，使161载入初值0110. 电路图如下： 4. 计数器的译码显示电路： 两片74LS48的译码电路相同，连接图如下： gf g f 5. 控制电路 控制电路输入主持人电路的RESET，START信号，抢答器电路产生的S信号，计时器产生的T信号，输出各复位和使能信号。 电路图如下： 6.状态电路 状态电路用绿色发光二极管表示抢答有效，红色表示抢答无效。 A.当抢答开始并且及时未到0，抢答有效，绿灯亮 逻辑表达式为：F=START*T*S. 电路图如下： B.当抢答未开时或计时已结束，抢答无效，红灯亮。 逻辑表达式为：F= 电路图如下： 7.总体电路图 将个部分电路连好，得到下图： 8.心得体会： 在实习的过程中遇到的问题相当多，但问题主要体现在以下这几方面： （1）逻辑问题：主要是因为对电路的设计不够全面，但只要做好前期工作（画出功能表、真值表并进行仿真）一般可以避免。 （2）连线过程中的问题：如短路问题，串线问题。 对于短路问题通常用以下方法就可以解决：A用万用表测量相对应的管脚是否连通；B用万用表测量管脚电压是否正常；如：我们接入5v电压后电路中每一元件的逻辑0应在0.5v以下，逻辑1应在3v以上；如果发现电压不合逻辑即可能出现短路问题。 对于串线问题通常用以下方法就可以解决：A仔细对照连线图与实际电路，查找连线中是否有不应有的节点；在实际连线中我们经常因在线路板中插错行、列而引发串线问题。B用万用表测量管脚电压是否正常；如果发现电压不合逻辑即有可能出现串线问题。C可以通过电路反映出的现象推出串线的位置。 （3）布局问题：布局都于此次实习也是相当重要的，在做完脉冲电路、控制及显示电路后发现自己的布局很糟——计数电路剩余的地方太小了，从而后面的连线看起来相当混乱。 （4）芯片问题与面包板接触问题：一般在排除以上问题后可能就是芯片问题与面包板接触问题——一般是因为面包板接触不良或芯片已坏导致；如在连CP电路时经检查线路，逻辑都无错误时我怀疑是芯片有问题，于是戟老师给了我好几片555让我检查，在给的四片芯片中只有一片可以产生正常的脉冲。经分析问题很可能是因为只有那一片芯片的“脚”与面包板接触良好，因为其它的芯片在其它面包板上可以产生正常的脉冲（在其它模块中也遇到了类似