数字电子技术基础第八章 可编程逻辑器件.pptVIP

电子技术;1.1 概 述;1.1.1 PLD的发展历程;1.1.2 可编程逻辑器件的分类;PLA（Programmable Logic Array）;1.2 简单PLD原理;1.2.1 PLD电路符号表示;1.2.2 PROM;1.2.2 PROM;1.2.3 PLA;1.2.3 PLA;1.2.4 PAL;1.3 EDA与传统电子设计方法的比较;1.4 EDA的发展趋势;EDA实验的3个层次;原理图/VHDL文本编辑;2.1.1 设计输入(原理图／HDL文本编辑)(Editor);2. HDL文本输入(Text Editor);2.1.2 综合(Compiler);2.1.3 适配(Configure);2.1.4 时序仿真与功能仿真(Simulator);2.1.5 编程下载(Program);2.1.6 硬件测试(Testing);2.2 常用EDA工具; EDA工具软件;2.3 MAX+plusII概述;MAX+plusII的启动界面：;MAX+plusII的原理图编辑器;MAX+plusII的HDL文本编辑器;MAX+plusII的波形编辑器;31;3 原理图输入设计方法;3.1 1位半加器设计向导;为设计全加器 新建一个文 件夹作工作库;步骤2：输入设计项目和存盘;图3-2 元件输入对话框;图3-2 元件输入对话框;图3-3 将所需元件全部调入原理图编辑窗;图3-4 连接好原理图并存盘;步骤3：将设计项目设置成工程文件(PROJECT);注意，此路径指 向当前的工程！;步骤4：选择目标器件并编译;图3-7 对工程文件进行编译、综合和适配等操作;完成编译！;步骤5：时序仿真;(2) 输入信号节点。;图3-9 列出并选择需要观察的信号节点;图4-9 列出并选择需要观察的信号节点;(4) 设定仿真时间。;(5) 加上输入信号。;(7) 运行仿真器。;(8) 观察分析半加器仿真波形。;(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.;(10) 包装元件入库。;选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去;步骤6：编程下载;步骤7：编程下载;58;3.1.2 设计流程归纳;3.2 设计举例;(2) 计数器电路实现;(3) 波形仿真;(4) 了解设计项目速度/延时特性;(5) 引脚锁定;实验目的：熟悉利用MAX+plusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。学会对FPGA/CPLD进行编程适配，仿真验证自己的设计项目。 ;本章小结; 1. 可编程逻辑器件有几种? 器件的基本组成是？ 2. PAL的与或阵列与ROM的与或阵列有什么 区别? 3. 用FPGA如何实现逻辑函数及组合电???。;谢谢！