实验9 位同步.docVIP

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验9 位同步

实验9 位同步提取实验 一、实验目的 1.掌握数字基带信号的传输过程; 2.熟悉位定时产生与提取位同步信号的方法。 3. 掌握数字锁相环的组成、工作原理及在位同步恢复中的应用 二、实验内容 1、观察位同步电路信号波形及特性。 2、观察数字锁相环提取位同步的相位抖动。 三、实验原理 位同步也称为位定时恢复或码元同步。即从接收信号中设法恢复出与发端频率相同的码元时钟信号,保证解调时在最佳时刻进行抽样判决,以消除噪声干扰所导致的解调接收信号的失真,使接收端能以较低的错误概率恢复出被传输的数字信息。 位同步的实现方法分为外同步法和自同步法两类。由于目前的数字通信系统广泛采用自同步法来实现位同步。 采用自同步法实现位同步首先会涉及两个问题: (1)如果数字基带信号中确实含有位同步信息,即信号功率谱中含有位同步离散谱,就可以直接用基本锁相环提取出位同步信号,供抽样判决使用; (2)如果数字基带信号功率谱中并不含有位定时离散谱时,怎样才能获得位同步信号。数字基带信号本身是否含有位同步信息与其码型有密切关系。二进制基带信号中的位同步离散谱分量是否存在,取决于二进制基带矩形脉冲信号的占空比。若单极性二进制矩形脉冲信号的码元周期为Ts,脉冲宽度为τ,则NRZ码的τ=Ts,则NRZ码除直流分量外不存在离散谱分量,即没有位同步离散谱分量1/Ts;RZ码的τ满足0τTs,且τ通常占空比为50%,此时的RZ码含有n为奇数的n/ Ts离散谱分量,无n为偶数的离散谱分量,这就是说,RZ码含有位同步离散谱分量。显然,为了能从解调后的基带信号中获取位同步信息,可以采取两种措施: (1)如原始数字基带码为NRZ码,若传输信道带宽允许,可将NRZ码变换为RZ码后进行解调; (2)如调制时基带码采用NRZ码,就必须在接收端对解调出的基带信号进行码变换,即将NRZ码变换成RZ码,码变换过程实质上是信号的非线性变换过程,最后再用锁相环(通常为数字锁相环)提取出位同步信号离散谱分量。将NRZ码变为RZ码的最简单的办法是对解调出的基带NRZ码进行微分、整流,即可得到归零窄脉冲码序列。 2.数字锁相法同步时钟提取原理框图框图说明: 1.设要提取的同步时钟频率为f,则要求晶体振荡器的振荡频率为mf 赫兹,其中m 为分频器的分频系数。 2.窄脉冲形成器的作用是将振荡波形变成窄脉冲。图中两个窄脉冲形成电路的输出信 号要求刚好相差。180 。 3.添门为常闭门,在没有滞后脉冲控制时,此门始终关闭,输出低电平;扣门为常开 门,若无超前脉冲控制时,则来自晶体振荡器的脉冲信号顺利通过扣门。晶振信号(频率为mf 赫兹)经过或门到达m 分频器,输出频率为f 赫兹的脉冲信号。该信号再经过脉冲形成电路,输出规则的位同步脉冲信号。 4. 比相器的功能是比较接收码元与m 分频器输出信号(即本地时钟信号)之间的相 位关系,若本地时钟信号超前于接收码元的相位,则比相器输出一个超前脉冲,加到扣门,扣除一个晶振脉冲,这样分频器的输出脉冲的相位滞后了1/m 周期。若本地时钟信号的相位滞后于接收码元的相位,比相器输出一个滞后脉冲,加到添门,控制添门打开,加入一个晶振脉冲到或门。由于加到添门的晶振信号与加到扣门的晶振信号的相位相差Л ,即这两路晶振信号脉冲在时间上是错开的,因此当从添门加入一个晶振脉冲到或门时,相当于在扣门输出的晶振信号中间插入了一个窄脉冲,也就使分频器输入端添加了一个脉冲,这样分频器输出相位就提前了1/m 周期。整个数字锁相环路按上述方式,反复调整本地时钟相位,以实现位同步。 从图11-2 中,可清楚地理解添扣脉冲的原理 添扣脉冲原理框图 比相器的功能是比较接收码元与m分频器输出信号(即本地时钟信号)之间的相位关系,若本地时钟信号超前于接收码元的相位,则比相器输出一个超前脉冲,加到扣门,扣除一个晶振脉冲,这样分频器的输出脉冲的相位滞后了1/m周期。若本地时钟信号的相位滞后于接收码元的相位,比相器输出一个滞后脉冲,加到添门,控制添门打开,加入一个晶振脉冲到或门。由于加到添门的晶振信号与加到扣门的晶振信号的相位相差Л,即这两路晶振信号脉冲在时间上是错开的,因此当从添门加入一个晶振脉冲到或门时,相当于在扣门输出的晶振信号中间插入了一个窄脉冲,也就使分频器输入端添加了一个脉冲,这样分频器输出相位就提前了1/m周期。整个数字锁相环路按上述方式,反复调整本地时钟相位,以实现位同步。位同步系统的性能通常是用相位误差、建立时间、保持时间等指标来衡量。数字锁相法位同步系统的性能如下。 ①相位误差 数字锁相法提取位同步信号时,相位误差主要是由于位同步脉冲的相位在跳变地调整所引起的。因为每调整一步,相位改变2π/m(m是分频器地分频次数),故最大的相位误差为2π/m。上面已经求得数字锁相法位同步的相

文档评论(0)

zsmfjy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档