有限状态机的基本结构和功能.pptVIP

有限状态机的VHDL设计 主要内容 有限状态机的基本概念 一般有限状态机的设计 摩尔状态机设计 米立状态机设计 8.1有限状态机的基本概念 8.1.1 有限状态机的基本结构和功能 有限状态机（Finite State Machine，简称FSM）是数字逻辑电路以及数字系统的重要组成部分，尤其应用于数字系统核心部件的设计，以实现高效率高可靠性的逻辑控制。 有限状态机实现了以下两个基本功能： 根据当前状态和输入条件决定状态机的内部状态转换。 根据当前状态和输入条件确定产生输出信号序列。 8.1有限状态机的基本概念（续） 8.1.2状态机的状态编码 有限状态机设计是基于状态描述的，因此首先必须对系统中的每一个工作状态有一个合理的表达。对于设计者而言，为了表达简捷方便通常使用符号化状态机。 二进制编码方案：是用N位二进制数，表示M个工作状态，当然必须满足2N大于等于M。 一位热码编码方案：用N位二进制数表示N个状态，每一位编码对应一个触发器，状态机中的每个状态都由其中一个触发器的状态来表示。 8.1.3有限状态机的技术优势 设计方案相对固定，结构模式简单，可定义符号化枚举类型的状态。 状态机的VHDL描述层次分明，结构清晰，易读易懂。 基于有限状态机技术设计的控制器其工作速度大大优于CPU。 基于有限状态机