ADSPTS101TigerSHARC处理器编程指导.pdf

1 概述 ADSP-TS101 TigerSHARC 处理器编程参考描述数字信号处理 器（DSP ）的结构和指令集。这些描述给出了对Tiger-SHARC 处理器系统进行编程所需要的信息。本章介绍了对DSP编程的 概念： 第1-6页的“DSP结构” 第1-20页的“指令行的语法和结构” 第1-24页的“指令并行规则” Tiger-SHARC 处理器是一种高性能的、128位宽的DSP, 作为 ADSP-2106x SHARC® DSP 的后一代产品。Tiger-SHARC处理 器为数字信号处理器建立了新的性能标准，包含多个处理非常 宽字的浮点和定点计算单元。Tiger-SHARC处理器体现了一种 “片内系统”可扩展的运算设计理念，包括6M位的片内SRAM、 集成I/O外围设备、主机接口、DMA控制器、链路口和无缝连 接MDSP （多数字信号处理器）的共享总线。 TigerSHARC 除了使用MFLOPS 、MIPS表述其在DSP应用中非 凡的性能，还提高多处理器应用中的单位性能测量指标，如 MFLOPS/瓦特和MFLOPS/平方英寸。 ADSP-TS101 TigerSHARC 处理器 1-1 程序设计手册 图1-1. ADSP-TS101 TigerSHARC处理器内核框图 如图1-1和图1-2所示，处理器的结构特征如下： 两个计算块——X和Y ，每块由一个乘法器、ALU 、移位 器和一个32字寄存器堆组成 两个整数ALU——J和K ，每个ALU 由一个32位的IALU和 32字寄存器堆组成 1-2 ADSP-TS101 TigerSHARC 处理器 程序设计手册 概述 图1-2. ADSP-TS101 TigerSHARC处理器外设框图 程序控制器——控制程序流，包括一个指令排列缓冲池 （IAB）和跳转地址缓冲池（BTB） 为所有块之间的连接提供三套128位高速带宽的总线 外部口接口包括主机接口、SDRAM控制器、静态流水线接 口、四个DMA通道、四个链路口（每个有两个DMA通道） 和多处理器支持 ADSP-TS101 TigerSHARC 处理器 1-3 程序设计手册 6M位的内部存储器分为三个块——M0 、M1和M2 ，每 块16K长， 128位宽（总共2M位）. 调试功能 JTAG测试仿真口 TigerSHARC处理器外部口提供了与外部存储器、存储器映射 I/O、主机处理器和其它TigerSHARC处理器的接口。外部口执行 外部总线仲裁并为共享全局存储器和I/O设备提供控制信号。 图1-3展示了一个典型单处理器系统。多处理器系统如1-6页图 1-4所示，将在1-19页的“可扩展性和多处理器”中讨论。 TigerSHARC处理器包括几个简化系统开发的特征，主要在以下 三个方面： 支持IEEE浮点格式 IEEE1149.1JTAG串行扫描通道和片内仿真 支持高级语言和操作系统的结构特征 TigerSHARC处理器直接支持高级语言编译器和操作系统，其结 构如下： 简单、正交的指令允许编译器有效使用多指令域 通用数据和IALU寄存器堆 32位和40位浮点数以及8位、16位、32位和64位定点数据类 型 1-4 ADSP-TS101 TigerSHARC 处理器