ZSDZB2018-080数字逻辑电路实验套件等技术参数.docVIP

  • 11
  • 0
  • 约8.19千字
  • 约 10页
  • 2019-08-12 发布于天津
  • 举报

ZSDZB2018-080数字逻辑电路实验套件等技术参数.doc

ZSDZB2018-080数字逻辑电路实验套件等技术参数 A1包 数字逻辑电路实验套件设备具体要求 设备名称 数字逻辑电路实验套件 数量 40套 交货地点 中国石油大学(华东)青岛校区 交货时间 合同签订后三十日内机器全部就位安装调试完成(如无法满足,请在投标文件中注明)。 质保期限 自验收合格起免费质保两年以上(如无法满足或有更优质保,请在投标文件中注明)。 具体技术要求 一、系统硬件指标: 电源开关及保险管:带有220V的总电源开关;提供±12V、+5V电源,不但可以完成TTL电平实验,还可以完成CMOS及多级集成运算放大器实验,自带过流保护功能; 具有两路单脉冲输出单元:可同时输出独立的两组4路正负脉冲,单脉冲按键采用的微动开关,具备抖动消除功能; 具有连续脉冲信号源:采用专用IC实现,不需要烧写程序,信号源输出频率多档可调,支持1-10HZ、100-1KHZ、1K-10KHZ、10K-100KHZ,每一档均可以连续细调; 具有逻辑输入及显示电路:至少支持5个7段数码管:用逻辑器件产生译码电路,将从输入D、C、B、A接线孔的已编码BCD码信号译出来后,直接显示到7段数码管上;至少支持12路逻辑电平输入,13位LED显示输出;具有逻辑笔单元用来检测高、低、高阻三种逻辑状态; 实验箱面板具备JTAG数据多用途插座,既可作为数据传输使用,又可作为电源插座使用; 实验箱具有3*18mm的铜柱,作为扩展电子创新模块的固定接口,可扩展电子创新、实训、实习模块; 至少具备4组14Pin芯片插座;5组16Pin芯片插座;1组20Pin芯片插座;1组24Pin芯片插座,要求宽、窄都可以插;1组28Pin芯片插座,要求宽、窄都可以插;1路报警指示LED及蜂鸣器警示单元;10K、100K、1M旋钮可调电位器,每只电位器均有输出限流保护; 具有可自由插接的元器件:1K、5.1K、10K等多只电阻,0.01和0.1uF等多只电容,32768Hz无源晶振等器件; 全通的镀银铜管不少于55个,组成不同的形状用于插接各种电子器件,以上不同的器件,可供学生完成各类创新实验; 面板带有1个扩展电源排座单元,可直接通过排线的方式为扩展的创新模块电路供电; 系统可扩展“数字逻辑”ISP可编程CPLD/FPGA,可以满足课程设计和毕业设计的需要,以及数字逻辑课程实验的要求 配备数字逻辑实验创新套件,采用ALTERA新型EPM240系列CPLD器件和EP4CE6系列双处理器器件,IO支持5V,PLD模块上自带时钟模块,支持时序编程逻辑设计,带有开发仿真工具,要求所有CPLD的IO引出2号孔的同时,还要同步引出2组与面包板兼容的弹簧针孔; 配备非正弦数字滤波分解创新套件、多次倍频器创新套件,要求投标现场带有样品或视频证明; 配备自检及逻辑显示创新开发套件,要求投标现场带有样品或视频证明; A.配备故障自检继电器创新套件:该套件通须实现对+12V、-12V、+5V等电源的检测是否工作正常,而且还可以检测数字电路挂箱面板上的所有器件是否有损坏的情况,同时,将检测正常的项目显示在LCD液晶屏上,若发现某一项电路出现故障,则自动全部断电(自检系统除外,自检系统为独立工作电源),同时有故障的项目也在LCD液晶上显示出来。 B.配备八通道30M逻辑分析仪创新套件:该套件通过SOPC数字器件完成高速采集处理,采用单片机为控制器,通过实验箱上面的的普通实验导线插孔,采集各路数字逻辑信号,共有8个独立的通道,而且每个通道可采集的信号频率范围不小于0.1HZ-30MHZ,逻辑信号采集完毕后,可通过实验箱的上的LCD显示屏显示逻辑波形,逻辑波形可显示的模式有2通道模式、4通道模式、8通道模式。 要求设备带有可完成以下实验的实验芯片及其他相关电子元件,附带全系列芯片3套。 二、该实验套件须支持以下实验项目: 实验一 TTL集成逻辑门的逻辑功能与参数测试 实验二集成逻辑电路的连接和驱动 实验三组成逻辑电路的设计与测试 实验四译码器及其应用 实验五数据选择器及其应用 实验六触发器及其应用 实验七计数器及其应用 实验八移位寄存器及其应用 实验九使用门电路产生脉冲信号—自激多谐振荡器 实验十单稳压触发器与施密特触发器—脉冲延时与波形整形电路 实验十一 555时基电路及其应用 实验十二 D/A和A/D转换器 实验十三智力竞赛抢答装置 实验十四电子秒表 实验十五 3?位直流数字电压表 实验十六数字频率计? 实验十七 数字逻辑可编程创新实验项目 实验十八 非正弦数字滤波分解创新实验 实验十九 多次倍频器创新实验 数字逻辑编程实验 实验一 ISP可编程实验:组合逻辑3-8译码器的设计 实验二 ISP可编程实验:半加器实验 实验三 ISP可编程实验:全加器实验 实验四 ISP可编程实

文档评论(0)

1亿VIP精品文档

相关文档