时域测量课件.PPT

同时，更新率低造成显示响应慢，屏幕上看到的不是正在发 生的波形，而是从存储器里调出来的前几个周期的波形，这 对用示波器作监视进行电路调试带来很多的不便。 例：右图调延迟时间T，要多次反复调整才行。 t U 0 t1 t2 t3 t4 T 试验示波器更新率是否满足要求，一个简 便的方法是用函数发生器信号加到示波器 上，快速更换波形（如正弦波→方波→三 角波），看屏幕上是否能快速跟上变化。 为此，现代数字示波器在提高更新率上作了很大的改进，如泰 克（Tektronix）公司采用InstaVu技术已达到了400000W/S （波形/ 秒）以上，可以做到“模拟示波器的感觉，数字示波器 的性能的效果。 2)有混迭失真 混迭失真也称频混、假像，是数字示波器使用中要防止的现象。 造成混迭失真的原因是欠采样，采样频率太低，违背了奈奎斯 特取样定理（取样频率必须高于信号最高频率分量至少2倍以 上），即未采到足够多的样点来重构波形，而造成的假象。 避免混迭失真的措施： (a) (b) A) 过采祥，即提高采样速率， 在各种情况下都满足奈奎斯 特定理的要求； B) 峰值检测（包络检测）， 以峰值作为基本的采样点， 再补上其它的采样点，则不 会混迭失真。 上述两个缺点是现代DSO设计和使用中要防止的问题。 2.采样方式 数字示波器的采样方式有实时采样和等效采样 (非实时采样) ， 等效采样又可分为随机采样和顺序采样，如图6.58所示。 1)实时采样 实时采样是对每个采集周期的采样点按时间顺序进行简单的 排列就能表达一个波形， 一个 周期 （a）实时采样 2)随机采样 由于实时采样DSO要求采样速率高，例如带宽为100MHz就 要求A/D器件的转换速度不能低于400MS/s，这样高速的 A/D和采集数据存储器价格都比较高。因而目前高带宽并且 记录长度长的实时采样DSO价格相当昂贵。而实际上大多数 测量的都是重复信号， 1 1 2 3 3 4 4 （b）随机采样 采样周期 采样周期 采样周期 采样周期 第一 第二 第三 第四 1 1 2 2 3 3 4 4 3)顺序采样 顺序采样方式主要用于数字取样示波器中，能以极低的采样 速率（100 kHz～200kHz）获得极高的带宽（高达50GHz） ，并且垂直分辨率一般在10bit以上。由于这种示波器每个采 样周期在波形上只取一个样点，如图所示，每次延迟 一个已知的mt+nΔt 时间，要想采集足够多的样点，则需要更长的 时间才行。不能进行单次捕捉和预触发观察也是它的缺点。 第一周期 第二周期 第三周期 第n周期 顺序采样 1 2 3 n · · ·. · · · mT+nΔt 3.采样速率 采样速率又称作数字化速率，描述方式通常有： ⑴用采样次数来描述，表示单位时间内采样的次数。如 20MS/s（20×106次/秒）。 ⑵用采样频率来描述，如20MHz。 ⑶用信息率来描述，表示每秒钟储存多少位（bit）的数据。 如每秒钟储存160兆位（160Mb/s）的数据，对于一个8位 （8bit）的A/D转换器来说，就相当于20MS/s的采样率。 采样速率高可以增大DSO的带宽，但事实上，DSO的采样速 率还受到采集存储器容量的限制，一般在不同扫速时，要求采 样速率是不一样的，防止采样点过多而溢出采集存储器，其具 体定量关系见下述。 4.采集器件 世界各大仪器公司都推出自已的高速A/D技术，有的转换速 度已超过10GS/s以上。当前在DSO中主要采用下面两种类 型A/D转换技术。 1)并联比较式 A/D转换器（也称flash闪烁或瞬间式） 并联比较式 A/D转换器（及分级型和流水线式A/D转换器） 教材P188 2)CCD+A/D技术 采用电荷耦合器件CCD（Charge Couple Device）作高速模 拟存储，然后再慢速进行A/D数字化处理。这种CCD+A/D组 合采集的原理如图6.60所示。当前这种单片模拟存储IC的采样 速率可达2.5GS/s，并且价格相对便宜。四片这样的IC交叉复 用，可达到10GS/s。但是由于制造技术上的原因，这种DSO 的记录长度有限。 两路组合采集的原理 A/D1 A/D2 RAM1 RAM2 S ui 组合输 出数据 (a) ╳ ╳ ╳ ╳ 1.1 1.2 1.3 1.4 1.5 2.1 2.2 2.3 2.4 (b) 图6.47 组合采集原理框图 图6.48 CCD+A/D组合采集原理图 YA顺序取样 YB顺序取样 通道转换器 通道转换器 A B CCD A/D RAM uiA uiB 图6.50 预采样与延迟菜样 ▼ 5.采样存储器 ① 要高速存储器：在DSO中每个新获取的采样数据都必须立 即存入采样存储器，因此