数字电路与逻辑电路设计 第9章 实 验.pptVIP

第9章 实 验 实验 一 TTL门电路逻辑功能测试及三态输出门应用 1、4路（2-3-3-2）输入的与或非门74LS54 逻辑表达式： （1）三种状态：高电平、低电平和高阻态。 （2）控制端EN(使能端)： 两种使能方式---低电平使能和高电平 使能端无效时---输出门处于高阻态，相当于电路与负载断开。 3、三态输出门实现多路信息的分时采集 四、实验内容及要求 1、熟悉综合实验箱的基本功能； 实验 二 中规模组合逻辑芯片的应用及组合逻辑设计 2、实验元器件 （1）74LS20 —— 4输入2与非门 二进制译码器输出项——与非关系 （4）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如 4、数据选择器设计单个输出逻辑电路的基本原理 实验三 中规模时序逻辑芯片的应用及时序电路设计 三、实验的基本原理 4、74LS90：二－五－十进制异步计数器 5、74LS193：双时钟4位同步加/减可逆计数器 6、CD4040：十二位串行进位二进制计数器/分频器 四、实验内容及要求 4、AT28C16 --- E2PROM只读电擦除存储器 ※ CP+：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平； ※ CP-：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。 ※ LD：异步预置控制端，低电平有效，LD =0时，QA、QB、QC、QD 分别为A、B、C、D的数据。 ※ QA、QB、QC、QD：计数器输出端，状态为0000~1111，QD 为最高位，QA为最低位。 ※ RD：异步清零端，高电平有效，将输出端QA、QB、QC、QD清零。 ※ BCO：借位输出端，用来作n位级联使用。低电平有效，即借位信号为负脉冲。 CCO：进位输出端，用来作n位级联使用。低电平有效，即进位信号为负脉冲。 ※ A、B、C、D：数据输入端，预置数时向A、B、C、D送入数据，即可使计数器输出端QA、QB、QC、QD分别为A、B、C、D端的数据（LD=0时） ※ CP：时钟（计数）输入端，下降沿有效。 ※ RD：异步清零端，高电平有效，即将Q1~Q12清零。该端通常处于低电平。 ※ Q1~Q12：输出端。QN为CP的2N分频。 由CD4040对2048Hz的脉冲信号分频输出1Hz 1、使用2片74LS90设计一个60进制加法计数器电路。 （1）计数顺序为00、01、02……58、59、00……； （2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟； （3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。 2、使用2片74LS193设计一个60进制减法计数器电路。 （1）计数顺序为00、59、58、57……01、00、59……； （2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟； （3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。 五、实验步骤 （参照实验一自拟实验步骤） 六、实验报告要求 3、数码管显示模块 1、预习实验内容涉及的相关知识，写出预习报告； 2、自拟及记录实验数据记录表，写出实验设计过程及画出实验电路图； 3、明晰时序电路中“异步”、“同步”的概念； 4、总结使用MSI计数器的设计任意模计数器的方法。 实验四 模数转换器的应用 一、实验目的 二、实验设备及用具 1、了解ADC0809模数转换器的工作原理及结构； 2、了解ADC0809转换控制时序及模数关系； 3、掌握ADC0809模数转换器的功能及应用。 1、数字逻辑实验箱 一台； 2、双踪示波器 一台； 3、万用表 一只； 4、ADC0809 1片 1K电阻 9个 连接导线若干。 三、实验的基本原理 1、模数转换器的概念 将模拟信号转换成数字信号的过程称为模/数转换（Analog to Digital），实现的电路称为A/D转换器，简写为ADC（Analog－Digital Converter）。本实验使用的ADC0809是单片8位8通道逐次逼近型A/D转换器。 2、ADC0809模数转换器 ※ A2~A0：通道选择端 ，见表9-10； ※IN7~IN0：8路通道模拟信号输入端 ； ※ +VREF和-VREF：基准电压的正、负端； ※ CLOCK：输入时钟信号； ※ ALE：地址锁存端 ，“↑”； ※ START：转换启动端，“↓”； ※ EOC：转换结束标记，“0-1” ； ※ D7~D0：8位数字信号输出 ※ OE：输出允许端 ，“1”； （1）引脚功能描述： （2）逻辑框图 （