微型计算机原理与应用课件-第2章.pptVIP

《微机原理及其应用》第2章微处理器及系统结构;2.1 微型计算机系统;1．微机的硬件系统 计算机由运算器、控制器、存储器、输入设备和输出设备等五大部分组成。通常把运算器和控制器称为中央处理器CPU，把CPU和存储器合称为计算机的主机。而把输入设备和输出设备以及外存储器合称为外部设备，简称外设。微型计算机由微处理器、存储器、输入输出（I/O）接口电路及系统总线组成的，系统总线（三总线）即数据总线、地址总线和控制总线，如图1-1所示。 ;; 内存的读写的步骤为： CPU把要读写的内存单元的地址放到AB上 若是写操作， CPU紧接着把要写入的数据放到DB上 CPU发出读写命令 数据被写入指定的单元或从指定的单元读出到DB 若是读操作， CPU紧接着从DB上取回数据 ;;;机械工业出版社 电子制作：邓蓓;第2章 微处理器及系统结构; 8086CPU由两部分即指令执行单元EU和总线接口单元BIU组成。 指令执行单元由算术逻辑运算单元ALU、标志寄存器FLAGS、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。 总线接口部件BIU由地址加法器、专用寄存器组、指令队列和总线控制逻辑等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器取得指令并暂存到指令队列中等待执行，访问存储器或I/O端口以及读取操作数参与EU运算或存放运算结果等。 BIU不断地从存储器取指令送入IPQ(指令预取队列)，EU不断地从IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带） ;;;2.2.1 8086/8088 CPU引脚功能;;1．最小模式下的引线 　　在最小模式下，8086CPU的引线如图2.2所示(不包括括号内的信号)。现对各引脚介绍如下：　　A16～A19/S3～S6：这是4条时间复用、三态输出的引线。在8086CPU执行指令过程中，某一时刻从这4条线上送出地址的最高4位A16～A19。而在另外时刻，这4条线送出状态S3～S6。这些状态信息里，S6始终为低，S5指示状态寄存器中的中断允许标志的状态，它在每个时钟周期开始时被更新，S4和S3用来指示CPU现在正在使用的段寄存器. ;;; 存储器或I/O设备已准备好；若其为低电平，表明被访问的存储器或I/O设备还未准备好数据，则应在T3周期以后，插入TWAIT周期(等待周期)，然后在TWAIT周期中再次采样READY信号，直至READY变为有效(高电平)，TWAIT周期才可以结束，进入T4周期，完成数据传送。 INTR：它是可屏蔽中断请求输入信号，高电平有效。CPU在每条指令执行的最后一个T状态采样该信号，以决定是否进入中断响应周期。这条引脚上的请求信号，可以用软件复位内部状态寄存器中的中断允许位(IF)加以屏蔽。 TEST：它是可用WAIT指令对该引脚进行测试的输入信号，低电平有效。当该信号有效时，CPU继续执行程序；否则CPU就进入等待状态(空转)。这个信号在每个时钟周期的上升沿由内部电路进行同步。;;;;　　　　：它是CPU输出的中断响应信号，是CPU对外部输入的INTR中断请求信号的响应。在响应中断过程中，由引出端送出两个负脉冲，可用做外部中断源的中断向量码的读选通信号。 　　HOLD：它是高电平有效的输入信号，用于向CPU提出保持请求。当某一部件要占用系统总线时，可通过这条输入线向CPU提出请求。;　　HLDA：这是CPU对HOLD请求的响应信号，是高电平有效的输出信号。当CPU收到有效的HOLD信号后，就会对其做出响应：一方面使CPU的所有三态输出的地址信号、数据信号和相应的控制信号变为高阻状态(浮动状态)；同时还输出一个有效的HLDA，表示处理器现在已放弃对总线的控制。当CPU检测到HOLD信号变低后，就立即使HLDA变低，同时恢复对总线的控制。;　　　　/S7：它是时间复用的三态输出信号。该信号有效，用于读/写数据的高字节 　　(D8～D15)，用以保证8086可以一次读/写一个字节(高字节或低字节)或者读/写一个字(16位)。 　　CLK：这是时钟信号输入端。由它提供CPU和总线控制器的定时信号。8086CPU的标准时钟频率为5?MHz。 　　VCC：它是?+5?V电源输入引脚。 　　GND：它是接地端。;　　2．最大模式下的引线 　　当MN/　　加上低电平时，8086CPU工作在最大模式之下。此时，除引线24到34这几条引线之外，其他引线与最小模式完全相同。如图2.2所