微机原理与接口技术第10章 并行接口芯片.pptVIP

10.4.2 方式1输入 图10-8 方式1输入组态 图10-9 方式1的输入时序 10.4.3 方式1输出 1．主要的控制信号 图10-10 方式1输出组态 2．时序 图10-11 方式1输出时序 10.5 方式2的功能 10.5.1 主要功能 （1）方式2只用于端口A。 （2）一个8位的双向总线端口（端口A）和一个5位控制端口（端口C）。 （3）输入和输出是锁存的。 （4）5位控制端口用作端口A的控制和状态信息，如图10-12所示。 图10-12 8255A方式2组态 10.5.2 时序 图10-13 方式2的时序图 10.5.3 方式2的控制字 图10-14 方式2时端口C的各种组态 第10章 并行接口芯片 10.1 可编程的并行输入/输出接口芯片8255A-5的结构 图10-1 8255A的方框图 1．数据端口A、B、C （1）端口A：一个8位数据输出锁存和缓冲器；一个8位数据输入锁存器。 （2）端口B：一个8位数据输入/输出、锁存/缓冲器；一个8位数据输入缓冲器。 （3）端口C：一个8位数据输出锁存/缓冲器；一个8位数据输入缓冲器（输入没有锁存）。 2．A组和B组控制电路 3．数据总线缓冲器 4．读/写和控制逻辑 5．控制信号功能 6．端口寻址 A1 A0 输入操作（读） 0 0 0 1 0 端口A→数据总线 0 1 0 1 0