第六章 时序逻辑路(调整序列码)050927.pptVIP

第六章 时序逻辑电路 第一节 寄存器 第二节 计数器 第三节 一般时序电路 时序电路的状态表和状态图 状态图 §1 寄存器 4、集成寄存器举例：74LS175 （2）电路（4位，右移，JK触发器构成） （3）移入数据可控的并行输入移位寄存器 3、双向移位寄存器 ② 194应用举例： §2 计数器 本节内容： 3电路 （3）异步二进制可逆计数 （2）其它集成十进制计数器（略） 1、计数容量小于集成芯片容量时，采用复位法和置位法。 时序图 计数容量小于集成芯片容量时计数方法总结： 1、用74LS290实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 五、主要应用 §3 一般时序电路 一、一般同步时序电路的分析 设计举例： 本章要求 原理： 0 0 1 0 0 0 0 1 ⒋ 当第12个CP到来后，即计数到1 0010时，使 LD1＝LD2＝0，准备置数。 十位置0000，个位置0001。 0 0 1 1 Q13 Q12 Q11 Q10 Q23 Q22 Q21 Q20 个位 十位 cp 原理： ⒌ 当第13个CP到来后完成置数，计数器归1 ，完成12归1计数。 0 0 0 1 0 0 0 0 0 0 1 1 Q13 Q12 Q11 Q10 Q23 Q22 Q21 Q20 个位 十位 cp 原理： ⒍ 不用的输入端子CR2接1。 1 0 0 0 1 0 0 0 0 0 0 1 1 Q13 Q12 Q11 Q10 Q23 Q22 Q21 Q20 个位 十位 cp 归纳： ⑴个位74LS163有计数、清0和置数三种工作方式； 十位74LS163有可控计数、置数两种工作方式。 ⑵十位74LS163的归0也可用清0实现。 1 0 0 1 1 Q13 Q12 Q11 Q10 Q23 Q22 Q21 Q20 个位 十位 cp ②驱动方程 J0=K0=1 由激励表，利用卡诺图化简，求得： J2=K2=1 J3=Q2Q1 K3=1 J1=Q3 K1=1 ③检查自启动（自行分析） ④画逻辑图（略） 3、集成十进制计数器 异步： 74LS196(2－5－10)→ 两个CP:CPA↑ 2进制,CPB↑ 5进制 74LS290(2－5－10)→ 两个CP:CPA↓ 2进制,CPB↓ 5进制 同步： 74160—异清(Cr)、同置(LD), (类似74LS161) 74162—同清(Cr)、同置(LD), (类似74LS163) 74LS190(十进制可逆)—无清、异置(LD)、 控制端D/U (=1减、=0加)(类似74LS191) 74LS192(双时钟)— 异清(Cr)、异置(LD) 、 时钟CPU=↑, CPD =1:加 CPU=1, CPD = ↑:减(类似74LS193, CC40192) 74LS168(十进制可逆)—无清、同置(LD) 、 控制端D/U (=1减、=0加) 使能 S1S0:S1+S0=0,计数(类似74LS169、CC4510) 功能表 （1）74LS290（异步2─5 ─10进制加计数器） 置9优先 异步清0（RO1RO2高有效） 异步置9（ SO1SO2高有效） 计数2─5─10 Q0→ CP2，8421码计数 Q3 →CP1，5421码计数 特点： Q3Q2Q1 Q0 ： 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 8421码： 5421码 Q0 Q3Q2Q1 ： 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 Q3Q2Q1 : 000 001 010 011 100 Q0 : 0 1 CP入 CP入 8421码： 5421码： 160/162，类似二进制计数器的161/163 190/192， …… 191/193